一、 电路仿真及修正电路整理好了，下一步便是进行电路的仿真及修正了，根据工艺选择步骤选择的工艺来进行。先解释一下这阶段所利用的工具：1、cadence spectre,一样平常集成在cadence ic5141里面，是仿照电路仿真工具(ps：最原始的版本是集成在IC5141内部，但功能不全，以是须要单独安装新版本，软件名为MMSIM61，随着版本的升级，它的名字也在修正)，当然，数字电路也可以进行仿真，数字电路的实质还是仿照电路;2、synopsys公司的 Hspice,与spectre一样的仿真工具，另有些差别。3、Mentor公司的 Modelsim,紧张在windows上利用，用于verilog网表的仿真。仿照电路仿真事情流程：在cadence中搭建好仿真环境，设置好仿真参数，选用spectre或者hspice，然后就可以进行仿真的。其余，也可以将电路导出成CDL网表，拷贝到Windows上，用Windows版本的Hspice进行仿真，这样做的优点是Windows易于操作。其余解释一下spectre和hspice的一项差异。spectre仿真的时候会保存所有电路节点的数据，这样做优点是方便查看各个节点的数据，缺陷是仿真花费的韶光太长，保存的数据文件太大，这一点在碰着大型电路的时候会很耗时(不知道最新版本改进这一点没有，鄙人没有用过最新版的spectre)。hspice仿真之前可以自己选定所要查看的节点，这样做就可以减少仿真韶光和减小数据文件的大小。数字电路仿真事情流程：在virtuoso schematic中将整理好的电路路中数字电路部分导出成网表文件，再拷贝到windows系统上进行仿真。windows系统上数字电路网表的仿真采取Modelsim。(这么做的缘故原由是linux系统不太方便)利用Modelsim仿真，最主要的是写好testbench(貌似这句是废话)。关于电路的修正，这部分实在不好总结，由于每一款芯片都有不同的参数，所要修正的地方都不太一样，我所知道的是，必定要考虑修正的地方每每都是有关仿照电路的，例如，时钟振荡、复位电路、开漏输出管、带隙等，修正的目的是为了与当前所选用的工艺适配，以知足芯片datasheet的参数哀求。其余，数字部分的电路实在一样平常来说是不须要修正的，但有时为了节省版图面积，会缩小寄存器管子的尺寸，毕竟缩小一个，就即是缩小了几十个。这一阶段实在是一个不断的迭代过程，它要和版图绘制结合起来，这样才能够担保芯片功能和性能的完全。
二、版图绘制这部分在电路整理完之后就可以开始进行了，并合营电路仿真与修正，逐步晚上版图的绘制。该阶段所利用的紧张工具有 1、cadence ic5141的版图绘制软件;2、cadence Dracula Diva或者Calibre，这两个用于版图DRC(设计规则检讨)、LVS(版图同等性检讨);一样平常而言，calibre会更加常用一些，毕竟这可是Mentor公司的招牌软件之一。在版图绘制好并进行各种检讨无误之后，就可以tapeout，准备流片了。
三、测试规范IC设计师在芯片tapeout之后就要准备制订CP测试规范了，这是接下来CP测试流程的总纲，非常主要。测试规范的测试项紧张来源于芯片datasheet，将主要的参数设置为测试项，并规定参数的合理分布范围以及每一个测试项的测试方法(流程)。这些测试参数以及测试方法将决定CP测试开拓时所用到的测试环境ATE(auto test environment)。
四、CP测试开拓根据测试规范，可以选定所须要的测试工具以进行全体测试环境的搭建事情。我所知道到用于芯片测试的测试仪有JUNO DTS-1000，ASL1000，V777，STS8200等。每一种测试仪适用于不同种类的芯片测试，测试仪紧张分为数字测试，仿照测试，数模稠浊测试这三大类。CP测试开拓所须要做的事情有：1，测试仪的选择(ps：这个阶段还要考虑一个主要的成分便是一次测试多少颗裸芯，也便是CP测试常说的多少个site，这关系到后续测试程序的编写，以及DUT板的制作，非常主要);2，根据测试仪开拓测试程序;3，制作测试裸芯片用DUT板，扎PAD位的针由测试厂制作并焊接在DUT上(ps:DUT板有时候也叫针卡);4，低廉甜头测试仪(可选)，当测试仪并不能完成某些分外测试项的哀求时，还得自己制作测试仪。例如，红外吸收芯片测试所须要用到的扫频仪，若采取非低廉甜头扫频仪，测试韶光将非常长，必须自己制作。5，测试数据的剖析。对测试数据的剖析有助于对测试方法的改进和对芯片设计的改进。CP测试在全体芯片反向设计中霸占着重要位置，所花费的人力、物力是非常多的，还须要频繁和测试厂互换，以是CP测试显得非常繁芜。在CP测试开拓完之后，会进行COB测试，之后才进行CP测试的调试阶段，以及正式批量测试阶段。
五、COB测试所谓COB测试，实在便是Chip On Board(将裸芯打线在PCB板上或者将封装好的芯片焊接在PCB上，并将引脚引出)，它是在CP测试进行之提高行的一项测试(也在成品测试之后进行)，用于初步判断芯片的功能和性能，如果这批次随机采样的几颗芯片功能和性能都很烂就暂时不必进行CP测试了。其余，COB测试比较于CP测试具有更多的灵巧性，可以测试更多的测试项，获取有关芯片更为全面的信息。当然，COB测试也是须要开拓一套相应的测试环境的。开拓的事情根据芯片的不同，事情量会有很大的不同，例如，如果有I2C通信引脚的芯片，须要用到USB转I2C芯片，例如FT232。通过在电脑上编程，通过掌握USB转I2C芯片来掌握待测芯片。这样的话，搭建全体测试环境就会比较繁芜。如果是仿照芯片，例如电源管理类芯片，须要利用LabView编程来掌握数字源表进行自动化参数丈量。总之，COB测试也是芯片设计中一个比较主要的流程,这部分的事情内容，比较难以阐述，大略的，就用数字源表测试几项参数就行了，繁芜的都会基于软件掌握的形式进行半自动的测试。详细说来，1、开拓在PC端开拓测试的程序，例如LabView;2、设计测试芯片的电路板，并留下与PC通信的接口，常日采取单片机做主控芯片;3、搭建测试所须要的环境，比如说遮光哀求。过程阐述得很大略，但实际开拓并不随意马虎，难度视待测芯片而异。
六、成测开拓在CP测试完了之后，裸芯就可以送到成测厂进行划片和封装了，在这期间，IC设计师所要做的事情便是依据制订成品测试的规范并进行成品测试的开拓。这部分的事情实在和CP测试的事情是类似的，只不过，相对付CP测试而言，成品测试的测试项会少很多。许多CP测试用到的测试项，比如，烧调之类的，成品测试就不会进行了，别的步骤均与CP测试同等。
七、可靠性测试当芯片封装好，并通过了成品测试之后，并不虞味着芯片的测试就结束了，还有芯片可靠性测试。在成测结束，并把样品返回设计师手中之后，设计师还需进行COB测试，并在这时预留几颗芯片不参与接下来的可靠性测试，这几颗芯片将在可靠性测试之后作为比拟之用。芯片可靠性测试，是衡量芯片的质量和寿命的一项测试。它详细包括环境测试、EMC测试、其它测试等三大项。细分项有高温低温测试、高温高湿测试，抗静电测试等等，全部的测试项可参考IC可靠性测试项目。每一款芯片都有与其对应的可靠性测试项，并不是所有测试项目都要测。我们只要关注与该芯片适配的测试项就行。详细如何决定测试项，这须要与芯片的用场有关，每一种用场，它的测试哀求都是不一样的。可靠性测尝尝验比较大略，但是，芯片的可靠性却是由此来衡量的。可靠性测试须要的测试工具都比较昂贵，当然工具的重复利用性也是比较好的。每一个测试项都对应这一套测试设备。
八、成品开拓设计出的芯片必须配置相应的利用方案，才能将芯片推广出去，客户才能够更好的利用芯片。不同用场的芯片，它的利用方案不一样，差别也是非常巨大的。像单片机、ARM、FPGA类芯片，配置的可不是大略的利用方案，而是一整套利用它的系统。电源管理芯片，须要配置一个电源管理芯片的一套运用方案，并且须要具有一定的竞争力，这才能够将芯片卖出去。以是成品开拓是芯片能否卖出去的关键。我所打仗到的成品开拓，基本因此单片机为主控芯片的开拓方案。
以上便是这次小编带来的有关“芯片设计”的干系内容，结合前面带来的两篇文章，相信大家对芯片设计的反向设计流程已有闇练节制。末了，希望大家在芯片设计的道路上越走越远。
