文章目录
[+]
专利择要显示，本申请涉及集成电路领域，公开了一种掌握多路时钟以确定相位关系输出的方法及系统，能够产生确定时钟相位关系的多路稳定时钟输出。该方法包括：获取多相位VCO输出的相位0、相位K和相位K+N/2时钟；用相位0时钟同步异步解复位旗子暗记得到同步旗子暗记；分别用相位K时钟和相位K+N/2时钟采样该同步旗子暗记得到对应的第一旗子暗记和第二旗子暗记，个中N≥2，0＜K≤N/2且K为整数；从该多相位VCO获取所需相位关系的M路输出时钟，根据M路输出时钟中的每路时钟的相位选择第一旗子暗记或第二旗子暗记作为该每路时钟的目标旗子暗记，个中M≤N；分别用该每路时钟的反向旗子暗记采样该每路时钟的目标旗子暗记得到对应的解复位旗子暗记，分别将该每路时钟和其对应的解复位旗子暗记输入门控时钟后输出对合时钟输出。
本文源自金融界
（图片来自网络侵删）
