很多学者认为有集成电路带来的数字革命是人类历史中最主要的事宜。本日我们就来聊聊集成电路的发展史以及芯片的设计制造流程。
集成电路发展史这里，我们须要先搞懂这三个观点之间的差异。
集成电路（IC）便是在一块极小的硅单晶片上，利用半导体工艺制作上许多晶体二极管、三极管及电阻、电容等元件，并连接成完成特定电子技能功能的电子电路。
集成电路
芯片是指内含集成电路的硅片，体积很小，常常是打算机或其他电子设备的一部分。
芯片
半导体指常温下导电性能介于导体与绝缘体之间的材料。
半导体材料
大略理解来说，在半导体上镶嵌多个干系联的电路，然后封装在管壳上就想成了集成电路。芯片便是半导体元件产品的统称，是集成电路的载体。
1877 年，这一年爱迪生发明碳丝电灯，运用不久即涌现了寿命太短的问题：由于碳丝难耐电火高温，利用不久即告“蒸发”，灯泡的寿命也完结了。
爱迪生千方百计设法改进，直到1883 年他忽发奇想：在灯泡内另行封入一根铜线，也容许以阻挡碳丝蒸发，延长灯泡寿命。经由反复试验，碳丝虽然蒸发如故，但他却从这次失落败的实验中创造了一个稀奇征象：即碳丝加热后，铜线上竟有微弱的电流利过。铜线与碳丝并不联接，电流究竟是如何产生，敏感的爱迪生肯定这是一项新的创造，并想到根据这一创造也容许以制成电流计、电压计等实用电器。为此他申请了专利，命名为“爱迪生效应”。
爱迪生效应实在是供应给可以自由移动的带有电荷的物质微粒（简称载流子）的热能使它们能够战胜束缚位能。通过热发射产生的载流子可能是电子或者离子。发射载流子之后原始区域会产生一个与被发射载流子总和大小相同、极性相反的载流子。不过，如果发射极连接在电池上，则物体上产生的电荷会立即被电池供应的载流子中和掉，终极发射极会达到电平衡，重新回到之前的状态。产生电子的热发射被称为热电子发射。
1882年，弗莱明曾担当爱迪生电光公司技能顾问。在1884年的时候，弗莱明出访美国时拜会了爱迪生，共同谈论了电发光的问题，这个时候，爱迪生向弗莱明展示了自己所创造的爱迪生效应。
经由思虑的弗莱明得出来结论：在灯丝板极之间的空间是电的单行路。弗莱明在真空玻璃管内封装入两个金属片，给阳极板加上高频交变电压后，涌现了爱迪生效应，在互换电通过这个装置时被变成了直流电。
弗莱明把这种装有两个电极的管子叫作真空二极管，它具有统一电流的方向和旗子暗记的解调两种浸染，这是人类历史上第一只电子器件。
弗莱明和二极管
而在这个根本上，德福雷斯特发明了真空三极管。真空三极管拥有用电子讯号掌握“开关”的性能，极适宜用于高速实行数字型的逻辑及算数运算，我们可以用真空三极管来掌握电路的导通与断开，继而形成逻辑电路。人们还利用真空三极牵制作有线电话，它是布局最大略的直热式三极管，一根发亮的灯丝，如栅栏状的栅极介于灯丝与屏极之间，而屏极位于最下方，便是一块金属片。
但是，真空管的阳极须要施加数百伏的高电压，因此耗电量巨大，而且寿命也不是特殊长。在第二次天下大战期间，不少实验室在有关硅和锗材料的制造和理论研究方面，也取得了不少成绩，这就为晶体管的发明奠定了根本。
德福雷斯特和真空三极管
1945年秋日，贝尔实验室成立了以肖克莱为首的半导体研究小组，成员有布拉顿、巴丁等人。他们经由一系列的实验和不雅观察，逐步认识到半导体中电流放大效应产生的缘故原由。在1950年，第一只“PN结型晶体管”问世，本日的晶体管，大部分仍是这种PN结型晶体管。
PN结型晶体管的涌现，开辟了电子器件的新纪元，引起了一场电子技能的革命。与电子管比较，晶体管的构件是没有花费的，花费的电能也极少，也不须要预热，更加结实可靠。被广泛地运用于工农业生产、国防培植以及人们日常生活，还是第二代打算机的紧张元件。
第一只晶体管
揭开二十世纪信息革命的序幕，同时发布信息化时期来临的还是集成电路的出身。
1958 年，来自德州仪器（不是山东德州哈）的杰克·基尔比估计怎么样也想到，人类社会已然离不开其当初的创造，他为信息帝国大厦的建立奉献了砖石。
那个时候，基尔比灵光一闪，能否利用单独一片硅做出完全的电路，如此可把电路缩到极小。当时基尔比的想法遭到了所有同样的笑话。幸好，德州仪器的老板以为基尔比的想法彷佛有实践代价，就支持他的想法。
之前的电路还是分立元件构成，也便是在PCB（印刷电路板）把三极管、二极管焊接起来构成芯片，而基尔比却考试测验在锗半导体芯片上天生了三极管等多个元件，并在元件之间用细金属连线连接，从而形成了集成电路。之前由分立元件构成的2500px²印刷电路板，在集成电路上只须要1mm²的芯片就可以实现相同的功能。
我们所说的集成电路指的是采取特定的制造工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及元件间的连线，集成制作在一小块硅基半导体晶片上并封装在一个腔壳内，成为具有所需功能的微型器件。
集成电路取代了晶体管，为开拓电子产品的各种功能铺平了道路，并且大幅度降落了本钱，第三代电子器件从此登上舞台。它的出身，使微处理器的涌现成为了可能，也使打算机变成普通人可以亲近的日常工具。
随着固态电子的不断发展，大规模集成电路登上舞台。这是指含逻辑门数为100门～9999门（或含元件数1000个～99999个），在一个芯片上凑集有1000个以上电子元件的集成电路。
到如今，更是涌现了集成10,000以上个等效门／片或100,000以上个元件／片为超大规模集成电路。
芯片的设计生产流程芯片设计生产极其繁芜，并且投入巨大。这也是为什么很少企业敢涉足半导体领域的缘故原由。
芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界线，涉及到与工艺有关的设计便是后端设计。
首先企业在研发的时候，须要订定好芯片规格，也就像功能列表一样，包括芯片须要达到的详细功能和性能方面的哀求。比如华为公司须要研发下一代的麒麟1020芯片，那么芯片所要达到的功能与性能是怎么样的，这须要提前制订好，这样研发职员才能拿出设计办理方案和详细实现架构，划分模块功能。
芯片规格
接着便是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描述出来，方便后续制图。这个时候半导体研发职员就须要利用硬件描述措辞（如Verilog HDL是天下上最盛行的硬件描述措辞之一）将模块功能以代码来描述实现，也便是将实际的硬件电路功能通过硬件描述措辞描述出来，形成寄存器传输级代码。
32 bits 加法器的 Verilog 范例
硬件描述措辞是电子系统硬件行为描述、构造描述、数据流描述的措辞。利用这种措辞，数字电路系统的设计才可以从顶层到底层（从抽象到详细）逐层描述自己的设计思想，用一系列分层次的模块来表示极其繁芜的数字系统。
一旦形成了代码，这个时候就须要通过仿真验证来考验编码设计的精确性，考验的标准便是第一步制订的规格。看设计是否精确地知足了规格中的所有哀求。规格是设计精确与否的黄金标准，统统违反，不符合规格哀求的，就须要重新修正设计和编码。
利用NC-Verilog仿真验证
设计和仿真验证是反复迭代的过程，直到验证结果显示完备符合规格标准。很多没有履历初入半导体行业的公司每每在这步就已经折戟沉沙来！
仿真验证通过之后进行逻辑综合。逻辑综合的结果便是把设计实现的硬件描述措辞代码翻译成门级网表（网表是一类专业的、高效的信息化系统制作工具）。综合须要设定约束条件，便是你希望综合出来的电路在面积，时序等目标参数上达到的标准。
掌握单元合成后的结果
逻辑综合须要基于特定的综合库，不同的库中，门电路基本标准单元的面积，时序参数是不一样的。以是，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一样平常来说，综合完成后须要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。
利用Design Compiler进行逻辑综合
然后再进行验证，在时序上对电路进行验证，检讨电路是否存在建立韶光和保持韶光的违例，这个步骤叫静态时序剖析；末了还要再进行验证，它是从功能上（STA是时序上）对综合后的网表进行验证。
时序设计软件primetime
这样之后才会得到芯片的门级网表电路，而这仅仅还只属于芯片设计中的前端设计。
而到了后端设计，就要开始可测性设计。芯片内部每每都自带测试电路，可测性设计的目的便是在设计的时候就考虑将来的测试。如果通过了可测性设计，那就可以进行布局方案了，布局方案能直接影响芯片终极的面积。
利用DFT Compiler进行边界扫描
Astro布局布线流程
布局方案完成后就须要对时钟旗子暗记单独布线，再进行普通旗子暗记布线，包括各种标准单元（基本逻辑门电路）之间的走线。
Design Compiler进行时树钟综合
布线之后，对寄生参数提取，由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生旗子暗记噪声，串扰和反射。这些效应会产生旗子暗记完全性问题，导致旗子暗记电压颠簸和变革，如果严重就会导致旗子暗记失落真缺点。提取寄生参数进行再次的剖析验证，剖析旗子暗记完全性问题是非常主要的。
基于CCI的寄生参数提取流程
末了再对完成布线的物理版图进行功能和时序上的验证，后端设计就完成，当然了，实际的芯片设计工序会远远比上面提到的繁芜。
整体流程如下
通过这次描述你就会就很清楚 IC 设计是一门非常繁芜的专业，也多亏了电脑赞助软体的成熟，让 IC 设计得以加速。IC 设计厂十分依赖工程师的聪慧，这裡所述的每个步骤都有其专门的知识，皆可独立成多门专业的课程，
完成后端设计可以进行芯片制造了。芯片制造中，晶圆必不可少，从二氧化硅（SiO2）矿石，比如石英砂中用一系列化学和物理冶炼的方法提纯出硅棒，然后切割成圆形的单晶硅片，这便是晶圆。
从硅棒上切下的晶圆片
晶圆是制造各式电脑芯片的根本。我们可以将芯片制造比拟成用积木盖屋子，藉由一层又一层的堆叠，完本钱身期望的造型（也便是各式芯片）。然而，如果没有良好的地基，盖出来的屋子就会歪来歪去，不合自己所意，为了做出完美的屋子，便须要一个平稳的基板。对芯片制造来说，这个基板便是晶圆。
晶圆要经由金属溅镀、涂布光阻、蚀刻技能、光阻去除等过程将微型电路覆盖到表面上，这样一块晶圆上就会形成很多的集成电路芯片。
蚀刻、光照的事理图。利用芯片公司设计好的电路图，紫外线透过光刻胶在晶圆片上覆盖微型电路
半导体企业提到的 CPU 制程这个观点，实在便是晶圆板上微型电路之间的间距，从最早的 3 微米到现在的 10 纳米、7 纳米等。之以是制程会减少，缩小制程的用意，是想在在更小的芯片中塞入更多的电晶体，让芯片不会因技能提升而变得更大；其次，可以增加处理器的运算效率；再者，减少体积也可以降落耗电量；末了，芯片体积缩小后，更随意马虎塞入行动装置中，知足未来轻薄化的需求。但是制程越减少，所面临的难度以及所须要的投入、技能也就会越来越高。
晶圆表面
而随着工艺的进步，晶圆片的大小也随着技能的发展在增加，从原来的 2 寸、4 寸、6 寸、8 寸到现在 16 寸大小的晶圆片。
2 寸、4 寸、6 寸、8 寸晶圆片
那制程减少，晶圆片的尺寸又增大，意味着同一块晶圆上能放入更多的电路，末了切割出更多的芯片，芯片的本钱也会进一步降落。
晶圆表面
形成了集成电路芯片之后，末了还要通过严格的测试、切割，然后进行封装，由于一颗芯片相称小且薄，如果不在外施加保护，会被轻易的刮伤破坏。此外，由于芯片的尺寸眇小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。
常见集成电路(ic)芯片的封装构造图
完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，精确无误之后便可出货给组装厂，这个时候才形成了一枚终极可用的逻辑芯片——它可能是 CPU、也可能是手机里卖力移动通信的基带处理器或者帮助电脑连上 Wi-Fi 的那块小芯片。
这便是芯片从设计莅临盆的过程，可以说极其繁芜，每一个工序都须要进行专门的学习，在大学里一个工序乃至须要学习一个多学期。可以说半导体行业极其须要人才、资金、设备。
以是说半导体行业是最烧钱的行业，华为海思从04年到现在投入1000多亿，才取得一些成果，就可见一斑！
阿里的达摩院三年投入1000亿。可以看一下，2017年半导体厂商研发投入，最低的都是百亿公民币起步！
对付半导体行业大厂而言，砸个千亿投入都是非常正常的！
中国芯片发展现状
随着 21 世纪的到来，中国在芯片领域开始了困难的起步之路，如今，中国虽然在一些芯片领域打破了欧美的技能垄断，比如海思鲲鹏 920 虽然是一款ARM处理器，但却是由华为公司基于 7nm 工艺自主研发设计；还有常春藤 510 是展锐自主研发的 5G 芯片。中芯国际也已经节制12纳米的生产技能。
但是在 AD 转换芯片、CPLD/FPGA（繁芜可编程逻辑器件与繁芜可编程逻辑阵列）以及射频芯片等领域，欧美依然处于技能垄断阶段。
FPGA 是指统统通过软件手段变动、配置器件内部连接构造和逻辑单元，完成既定设计功能的数字集成电路。FPGA 可以通过设定而实现各种繁芜的功能电路。就彷佛一个机器人一样，你想要跑步快，就把你设定为博尔特，你想要拍浮猛，就把你设定成孙杨。
FPGA 出身于 80 年代，一开始饱受质疑，当 FPGA 加入数字旗子暗记处理、嵌入式处理、高速串行和其他高端技能时，在 90 年代中后期，FPGA 开始发光发热。FPGA 在市场运用广泛，紧张运用于通信设备的高速接口电路设计、数字旗子暗记处理方向/数学打算方向还有可编程片上系统（用可编程逻辑技能把全体系统放到一块硅片上）。
身为发明者的赛灵思和后来将 FPGA 运用于可编程片上系统的阿尔特拉基本上垄断了 FPGA 市场，提前布局的专利保护对后来者形成了强大的市场壁垒，险些封锁了所有通向FPGA商用产品的通途。二十多年来，上百家企业曾经想要冲击 FPGA 市场，都铩羽而归。
紫光集团曾经想通过购买 Lattice 来破开垄断局势，遭到特朗普政府的强势打压，如今中国电科、同创国芯、AGM等浩瀚国产企业正在努力依赖自主研发，打破封锁。在中低端市场取得了不错的成绩。CPLD 在有些时候也会被纳入 FPGA 之中，两者之间的差异紧张是在架构和工艺上会略有差异，但基本事理都是相同的。
射频被认为是仿照芯片皇冠上的明珠，但仿照芯片一贯是中国的弱项，紧张是仿照芯片更加依赖研发职员的履历，中国属于后进者，履历较少。2017 年国产射频芯片市占率只有 2%。海内射频PA厂商唯捷创芯 2018 年打入了华为供应链。海思早已开始射频Transceiver的研发，但前期测试结果相对不太空想。
射频芯片之以是难度系数很高，由于他很依赖设计研发职员的履历，纵然是最自傲的设计职员，对付射频电路方面也要面临带来巨大的设计寻衅，并且须要专业的设计和剖析工具。而在这方面，国产的技能职员储备还十分少。
拆除屏蔽罩后就可以看到pcb的正面紧张是手机的射频芯片
AD转换便是模数转换。顾名思义，便是把仿照旗子暗记转换成数字旗子暗记。这方面的紧张垄断厂商是 ADI、TI等。
其余，芯片制造业两大至关主要的技能,蚀刻机和光刻机,在蚀刻机上我国已经占领5nm技能，与欧美差距进一步缩小，但是在光刻机上，全天下只有荷兰的 ASML 能够制造顶级的光刻机。中国自主研发出世界首台超分辨光刻机，才达到了22纳米，通过双重曝光也才达到12纳米。
而芯片设计工具EDA（电子设计自动化）。在集成电路发展的早期，人工即可完成集成电路设计。但随着摩尔定律的推进，要完成单位平方毫米内上亿个门级电路的芯片的设计，则必须通过EDA赞助工具进行芯片设计。像我们上面提到的仿真验证、逻辑综合、静态时序剖析等等这些前端、后端工序都须要利用到各种EDA工具。没有EDA工具设计芯片，就相称于炒菜没有锅一样！
利用EDA工具DXP拖线
目前国际上紧张有三大集成电路EDA公司，分别是Synopsys，Cadence，Mentor Graphics。三家在EDA行业的市占率险些形成垄断，且均为美国公司。而目前能涵盖全体芯片设计和生产环节的EDA供应商只有Cadence和Synopsys，苹果、高通，以及英特尔等芯片生产能力排名靠前的厂商都须要向这两家公司采购软件和做事。
经由近20年的发展，中国形成了华大九天、广立微、芯禾科技三大EDA巨子。
但是它们与新思还有着明显的差距，首先，海内的EDA厂商EDA产品并不完好，尤其在数字电路方面，我们全体海内EDA家当在这个领域短板明显。
总结来说，目前全体半导体家当，贯穿而下的大致家当链条是：原材料（晶圆厂）——用工具设计（EDA）——设计（Fabless）——加工制造（Foundry）。
中国虽然有完全的半导体家当链，但是在高端芯片、加工制造技能依然与西方有很大的差距，而这须要大量的资金投入以及人才支持，希望中国的半导体家当可以形本钱身的半导体生态，大踏步发展。
