以X86为例，只有英特尔、AMD、兆芯等几个玩家，在ARM架构的手机SoC领域，也不过高通、联发科、三星、海思、展锐等。更多的企业，只具备自研外围电路的设计实力，比如OPPO的马里亚纳MariSilicon X NPU、小米的澎湃C1 ISP、澎湃P1智能充电芯片等。
缘故原由也很大略，本钱太高了。
据悉，如今设计一颗10nm芯片本钱为1.744亿美元，7nm芯片约2.978亿美元，5nm芯片更是飙升到5.422亿美元。
这个价格该当指的是SoC级别的芯片，但哪怕是外围芯片，工艺越前辈所需的本钱也会大幅提升也是肯定的。
这意味着，传统单一工艺、单一芯片做法的难度和本钱已经超过了绝大多数企业的承受能力。
实际上，像英特尔和AMD这类巨子很早就意识到了这个问题，以是才会推出不同工艺的多芯片封装技能，比如英特尔移动酷睿处理器基板上，CPU（包括核显）部分是最前辈工艺，PCH芯片则是掉队一些的工艺，这在行业内又称为MCM（MCM-Multichip Module，多芯片模块）2D封装技能。
英特尔旗下的EMIB和台积电CoWoS则属于2.5D封装技能，通过它可以将7nm工艺的CPU、10nm的GPU、14nm的I/O单元、22nm的通讯单元等堆在一个基板上。
现在最前辈的封装技能当属英特尔的Foveros 3D封装技能。英特尔曾在第10代酷睿期间推出过代号为“Lakefield”的稠浊酷睿平台——酷睿i3-L13G4和i5-L16G7这两颗处理器就首发英特尔Foveros 3D封装技能和稠浊CPU架构（Intel Hybrid Technology），采取了类似ARM big.LITTLE大小核技能，内置1+4大小核组成的5核心。
将于2023年问世的第14代酷睿Meteor Lake平台，不仅会采取稠浊CPU架构技能，还会引入英特尔第二代Foveros 3D封装技能。它会在同一个基板上封装三个模块，分别是高性能打算模块、SoC-LP模块（卖力I/O）和GPU模块，视CPU和GPU核心规模和主频，其TDP可在5W~125W之间浮动。
将多芯片稠浊封装玩到极致的，还要数英特尔此前发布的Ponte Vecchio打算加速卡，它利用了5种不同的制造工艺，内部封装多达47个芯片/单元(Tile)，晶体管数量打破1000亿个！
问题来了，类似技能AMD也有，台积电和三星等代工企业也有，只是大家都是各自为战，不同工艺、功能和封装的芯片之间没有统一的通讯接口，造成了严重的资源摧残浪费蹂躏。
为此，ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨子在3月2日联合宣告，将组成行业同盟，共同打造小芯片互连标准、推进开放生态，并制订了标准规范“UCIe”（Universal Chiplet Interconnect Express，通用小芯片互连通道），旨在芯片封装层面确立互联互通的统一标准。
该标准最初由英特尔发起并制订，后开放给业界，共同制订而成。初版本的UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等，并利用了PCIe、CXL两种成熟的高速互连标准。
UCIe标准最大的意义，便是加速推动开放的小芯片平台的发展，并横跨包括但不限于X86、ARM、RISC-V等多样化的价格和指令集。在UCIe的框架下，英特尔旗下的酷睿、至强，AMD旗下的锐龙、霄龙，高通旗下的骁龙都可以作为范例的小芯片，它们可以和其他不同工艺、不同功能的小芯片，通过2D、2.5D、3D等各种办法整合在一起，从而更灵巧地制造模块化的大型芯片。
在可预见的未来，芯片只是底层，决定芯片运用的是高层的操作系统和相配套的软件。
只要操作系统足够强，就能像苹果那样直接将底层的芯片进行转换，也便是彻底抛弃英特尔X86芯片，改用自研的ARM架构的Apple M1系列芯片，并取获胜利。
随着芯片制程的触顶，芯片的性能提升会非常的缓慢，而手机趁着移动互联网和物联网时期的东风，现在已经开始逐渐威胁到传统的桌面系统了。
因此，微软才会想办法去兼容Linux和Android，打造Windows Phone手机系统（已失落败）、Windows RT移动系统（已失落败），携手高通推出Windows on ARM生态的骁龙条记本（口碑一样平常），让Windows 11可以直接运行Android程序（有待不雅观察）。
十大巨子制订UCIe标准，也都有着自己的小算盘。以英特尔为例，早前通过Atom侵略移动生态失落败之后，便开始大规模投资RISC-V，在UCIe标准下，未来就能推出同时集成X86小芯片和RISC-V小芯片的处理器，通过架构的混用同时知足PC和移动运用生态的需求。
在这个框架下，如果未来涌现同时集成酷睿和骁龙芯片的处理器，可以运行Windows和Android双系统的二合一设备，彷佛也不是不可能的事吧？
