值得一提的是，今年也是Cadence成立30周年，今年CDNLive到场的互助伙伴和开拓者超过千人，是CDNLive China到场人数最多的一届。
从本日一系列的内容分享当中，我们可以看到两个趋势，一个是云打算、移动终端、物联网等行业需求驱动中国以及环球半导体家当的高速发展；另一个则因此人工智能为首的前沿技能正在对半导体家当进行着一场影响深远的变革，这一变革不仅仅止步于AI芯片这一产品落地领域，还包括了人工智能如何从EDA软件、芯片设计等源头领域对半导体家当进行影响与变革。
▲从左到右：Cadence副总裁兼中国及东南亚区总经理徐昀、Cadence CEO兼华登国际创始人陈立武、Cadence环球副总裁兼亚太及日本区总裁石丰瑜、Cadence首席幕僚官夏任新
会后，Cadence CEO兼华登国际创始人陈立武等Cadence高管也接管了包括智东西在内的少数媒体的专访，针对比来火热的AI芯片话题，陈立武见告智东西，对付终端AI芯片来说，如何做到更低功耗、更高性能表现是一个主要议题，比如神经拟态芯片便是一种非常有前景的技能方向。不过，云数据中央将会是一个更大的市场，这个市场目前有着非常激烈的变革，他本人和华登国际也在这方面进行了不少投资。
陈立武：AI驱动半导体市场高速增长，5nm市场非常生动
陈立武说，2017年是半导体行业高速发展的一年，环球半导体市场经历了超过20%的增长，市场总额超过了4000亿美元——而这个中，中国有着最大的半导体市场、并且也在持续高速增长状态，在环球半导体市场中扮演了一个主要的角色。
促进半导体市场这一高速发展的元素有5类：5G、人工智能、数据中央、边缘打算、以及自动驾驶。这个中包括着市场的增长、公司的增长、技能的创新、以及成本的用户。
尤其是人工智能，当代人工智能不仅改变了所有运用，还推进着半导体市场从云到真个快速发展。现在Cadence不仅已经陆续将自己及互助伙伴的工具迁移到云平台上，在接下来5年里，Cadence还会把人工智能跟机器学习引入自己的EDA设计软件中，减少runtime、提高设计性能与效率。
据陈立武透露，Cadence目前每年的研发投入已经占到了其总营收的40%（2017年Cadence总营收约19.4亿美元，研发投入约8亿美元，减去研发投入及其他项目支出后净利润为2.04亿美元）。
至于在芯片新兴打破性技能方面，则有硅光、量子打算、神经拟态打算、纳米管、区块链这五大方面值得关注。这也是陈立武本人非常看到的几大技能趋势，据陈立武透露，他个人跟华登国际累计在这些领域投资了投了4000万美元。
目前，Cadence已经和很多互助伙伴开始了7nm、5nm、乃至3nm的研究。比如今年年初，比利时公司Imec与Cadence就成功流片了首款3nm测试芯片。陈立武说，现在5nm市场是最生动的，有很多公司在这方面非常积极，正在安排5nm干系EDA软件与设计、IP的协同。
摩尔定律还在持续发展，下一代麒麟芯片确认7nm
▲海思平台与关键技能开拓部部长夏禹
虽然现在有不少声音表示“摩尔定律已去世！
”，但海思平台与关键技能开拓部部长夏禹认为，不，摩尔定律还在延续增长，随着每一代工艺的进化，单晶体管价格都在不断降落、能效也在高速增长、这才能让云打算、通讯、以及PC、手机等市场在不断高速发展，为用户和企业带来一代又一代更智能、更高效的产品。
华为内部乃至有个诙谐的内部不雅观点——“摩尔定律是人类抗通货膨胀的有效推手”
上图是芯片工艺发展的路标，从图中我们可以看到，随着工艺的增长，未来半导体中将会引入新材料（比如石墨烯）、新器件等，连续推动摩尔定律的发展。
大约一个月之后的8月31日，华为消费者业务CEO余承东也将会在德国发布新一代的海思麒麟7nm芯片新产品。
不过，随着摩尔定律推动半导体家当高速发展，它也会为半导体家当带来一系列的新寻衅：
比如，在半导体设计方面，平面工艺上的器件将会变得非常繁芜、须要设计更繁芜的模型来进行器件排布、连接互联等，这不仅对芯片设计制造者带来了极高寻衅，同样也对类似Cadence的EDA设计软件提出更多难题。
与此同时，芯片散热问题也将带来更大寻衅，芯片从16nm到5nm可能面临功耗密度10倍增长。如何散热？——这是未来行业将会面临的巨大寻衅。
而且近30年，仿照技能在仿真方面的发展相对掉队，仿照电路的DFT没有跟上行业发展的诉求，不仅须要缩短测试韶光、测试覆盖率也要提升。夏禹认为，这里存在着仿照电路行业的巨大机会。
不过，光靠摩尔定律和工艺演进在芯片制造领域的推进还不足，全体半导体行业发展还须要更前辈的封装技能（比如2.5D、3D SIP、3D SOC等）、更前辈的工程能力HSIC、可靠性、CPBI等），让全体系统级的发展来推动。
寒武纪陈天石：AI能反过来优化芯片设计流程
寒武纪CEO陈天石首先提到，Cadence是寒武纪的主要互助伙伴，寒武纪的首款云端AI芯片中就集成了Cadence的内存Memory interface IP和带宽接口I/O interface IP，并运用了Cadence Palladium Z1企业级硬件仿真加速平台。
▲寒武纪CEO陈天石
本日陈天石分享的主题是如何用人工智能来赞助处理器的设计。由于处理器研发的早期面临着很多主要的任务，设计者要在前期选择最得当的处理器参数以决定处理器的性能/效能，但是待决定的参数极多（比如发射宽度、功能部件数量、各级缓存大小等），设计约束也不少（比如功耗、时延等），在参数的设计组合上有数千万乃至上亿个可能。以是在芯片设计早期，有很多参数的决定是“拍脑袋”定下的，中间有很大优化的空间。
这种卖力场景+大量决策的场景，这正是AI可以发挥浸染的地方。
陈天石首先，谈到了用遗传算法+代理模型（surrogate model）的办法进行处理器构造参数的优化。
与此同时，在处理器设计方面须要很多参数，但是每每没有监督学习所须要的巨大数据量，因此陈天石团队还引入了半监督学习、主动学习等办法降落了样本需求量，通过模型预测处理器参数组合对应的绝对性能/功耗。
此后，陈天石团队又陆续引入了排序学习来预测处理器配置的相对好坏，将处理器参数选择加速了3-10倍。这一技能也被直接应用于寒武纪系列芯片的研发。
在前期设计阶段，还须要进行处理器硅前的仿照，这是一个耗时长久的任务，为了加速这一进程，还可以引入程序抽样方法，这一技能在多线程设计当中尤其有用。
而在优化处理器片上互联拓扑方面，由于传统的片上网络拓扑Ring和Mesh都存在一定毛病，陈天石团队设计了异构多环拓扑来连接多处理器核，其多环拓扑由遗传算法来完备决定，能够支持1024核的众核处理器，能偶大幅提升芯片性能（比如网络延迟、吞吐率等）。
综合来看，人工智能不仅能够从需求方面推动AI芯片家当发展，还能反过来从芯片设计的各个环节进行优化。引入机器学习与自动化的各种方法后，芯片设计能够得到更好的性能、更短的需求韶光、设计处理器架构将会变得更大略，处理器验证也将更自动化、物理设计有望完备由工具自动化完成。
结语：AI驱动半导体百口当发展
提及AI+芯片，我们最熟习的莫过于近年来新兴的一众AI芯片（深度学习处理器）产品及企业了。不过如果我们拉远来看，纵不雅观全体半导体家当，人工智能对其的影响实在一贯蔓延到了家当链最上游——处理器设计，再一起延续抵家当链的各个环节。
拿Cadence为例，这个环球三大EDA设计软件之一的软件巨子，正在从各个环节积极拥抱人工智能以及更多新兴的前沿技能。与此同时，这些前沿技能也在推动着全体半导体家当的进步。
