三星最新芯片路线图：工艺、封装和存储_节点_芯片

对付三星来说，举办此类活动的关键在于重新调度行业对该公司竞争力和产能的预期。
很难不把稳到互助伙伴在为其最新和最出色的 AI 芯片选择竞争对手时，三星希望从 AI 初创公司、汽车客户、智好手机等浩瀚高性能设计中得到支持，并且该公司拥有对电源、高压和 RF 办理方案至关主要的大量传统工艺节点根本。

三星在这次活动中发布的重点是其 SF2Z 工艺节点的路线图。
个中，“SF”代表三星代工厂，“2”代表 2nm 级，Z 代表背面供电。
SF2Z 将是集成该代 Gate-All-Around 技能（三星称之为 MBCFET）的节点，然后是 BSPDN，以提高性能和能效。

在本文，我们将会深入谈论一些细节，但这里的关键日期是 2027 年——三星估量将在 SF2Z 时进行量产。
这将是在该公司量产许多其他 SF2 级节点之后。
SF1.4，也便是更早的节点，也将于 2027 年开始风险生产。

三星代工厂：扩展

鉴于《CHIPS法案》资金将流向三星，确定三星举动步伐所在地至关主要。
三星的大部分传统和前沿技能都位于韩国，分布在三个城市：

三星在美国也有两个工厂：

三星目前的封装举动步伐位于韩国，但同时也拥有环球 OSAT 互助伙伴的巨大影响力。
泰勒的扩展操持将成为该公司在韩国境外进行的最大规模扩展，操持为任何美国企业供应现场全面运营，而无需借助亚洲。

制造技能路线图

与其他代工厂一样，三星依赖一系列紧张的系列工艺节点，从中衍生出许多变体。
在这种情形下，主节点是 SF4 和 SF2。

SF4 系列：FinFET

三星的 SF4 仍旧是 FinFET 节点，事实证明，在智好手机芯片组和大量想要尖端技能的 AI 初创公司中，它非常受欢迎。
SF4P 紧张针对智好手机领域，泄露比 SF4 低，而 SF4X 则是大多数 AI 和 HPC 用户终极会选择的产品。
对付任何在 2024/2025 年探求中端 GPU 的人来说，如果它们采取三星制造，那么 SF4X 是您的最佳选择。

由于汽车节点哀求更高，三星常日会推出其技能的汽车专用版本，这便是 SF4A 的浸染所在。
SF4U，虽然被称为 Ultra，但旨在成为 SF4P 的更高代价版本，展示了针对智好手机芯片组制造商的更高端计策，这些制造商希望得到节点改进的好处，但同时又具有略微更大的余量和有效生产。

SF2 系列：MCBFET (GAA)

以是这可能会有点令人困惑。
三星代工厂宣告，它是第一个利用 SF3E 节点生产 GAA 技能的公司——恰当地命名为“early”。
据我们所知，虽然自 2022 年以来已投入量产，但它纯粹是一个内部节点，旨在帮助开拓该技能。
英特尔直到 2025 年的 20A/18A 节点才会推出 GAA，而台积电也在考虑在类似的韶光范围内推出 N2。
这两家公司都希望迅速将其推向市场，而不是像三星那样提前发布公告。

SF3 是第二代 GAA，已于 2024 年投入量产。
这可能会有所回升，但第三代 SF2 将大力向客户推销。
关注三星的用户可能会把稳到，命名方案中从 SF3 到 SF2 的转变有点奇怪 - 这实际上意味着三星已将其 SF3P 及往后的系列更名为 SF2，可能更符合三星竞争对手利用的命名。
辩论的焦点一如既往地是竞争对齐，但真正的客户确实知道性能如何，无论节点名称如何。

2026 年，我们将看到智好手机 (SF2P) 和 GAA 的 AI/HPC 变体 (SF2X) 的大规模生产，在这里，我们将非常密切地遵照 SF4 系列的计策。
2027 年，我们将得到该汽车变体，但 SF2Z 将 BSPDN 带到了会谈桌上。
从活动中的谈论来看，2027 年对付 SF2Z 来说是一个大规模生产日期，而不仅仅是风险生产的空想日期。
这意味着 SF2Z 的风险生产将于 2026 年底或 2027 年初开始，首先在韩国，然后在适当的时候转移到美国。

值得把稳的是，三星估量 GAA 功率改进的节奏将比 FinFET 更快 - 幻灯片中的一张显示平面晶体管功率（14nm 之前）每年趋势为 0.8 倍，而在 FinFET 期间趋势为 0.85 倍/年。
三星估量 GAA 将通过 GAA / MCBFET 将这些改进规复到每年 0.8 倍。

内存路线图

三星热衷于强调其在内存生态系统中的地位——紧张是作为第一大供应商。
该公司展示了其自 1992 年以来一贯霸占 DRAM 第一的位置，目前市场份额为 41%；自 2002 年以来一贯霸占 NAND 第一的位置，目前市场份额为 32%；自 2006 年以来一贯霸占 SSD 第一的位置，目前市场份额为 37%。
三星将市场视为金字塔。

我创造这本身就很有趣，由于它展示了三星正在研究的一些即将推出的技能。
我们知道内存标准会随着韶光的推移而改进，例如从 HBM3 到 HBM4，或者从 LPDDR5 到 LPDDR6，但这里显示三星正在通过其 LPDDR5X 产品线实现内存处理。
内存处理是三星多年来一贯在评论辩论的事情，最初专注于 HBM 堆栈，并与 AMD Xilinx FPGA 或定制芯片配置互助利用。
它即将涌如今 LPDDR5X 的变体上，这一事实意义重大，特殊是如果这意味着在中长期内节省电力对 AI 有好处的话。
同样在第 4 层上的还有 LPCAMM。
末了两个层都是关于内存和存储扩展的，尤其是即将推出的 CXL 标准。

然而，大多数人关注的焦点是 HBM 方面。
三星透露了一些数据和韶光表：

关于HBM4，三星还透露了很多信息。

三星将 HBM4 列为以 70% 的面积和一半的功率供应 200% 的速率。
但这并不是故事的结束，由于三星希望定制 HBM 成为最高性能硬件的标准。
这意味着包含逻辑和缓冲区的基本芯片将由客户根据其性能配置文件哀求进行单独配置。
这意味着相同的 HBM4 可以进行读取优化，或支持更多内存加密模式。
与更前沿的基本芯片相结合，目标是提取性能并提高效率，这是 AI 人群的两个标志，它们将以无与伦比的办法利用 HBM4。

封装

至少从我过去的角度来看，三星一贯没有大力推广的领域之一是封装业务。
虽然其他代工厂都在推广 CoWoS 和 EMIB/Foveros，但纵然没有营销名称来概括，也很难说出三星的封装能力是什么。
只管如此，三星确实参与了前辈封装，既用于智好手机，也用于 AI 加速器。

在智好手机领域，路线图如下所示，个中列出了各自的热阻比（thermal resistance ratios）：

在人工智能方面，三星制订了以下人工智能芯片的路线图。

末了一个没有列出容量，但我们评论辩论的是结合 2.5D 和 3D 功能 - 实质上是将多个 AI 加速器结合在一起。
如果根本设计有一个打算芯片和四个 HBM3E 堆栈，这可以被视为类似于 Blackwell。
但三星的想法类似于将两个 Blackwell 放在一起。
当然没有提到这些 ASIC 的功耗！

在 3D 集成方面，我们确实有一些关于三星何时会供应不同的底部芯片/顶部芯片支持的路线图。

这看起来像是打算上的打算的语句，而不是打算上的缓存或缓存上的打算。

三星还提到了共封装光学器件 (CPO：co-packaged optics)。
该公司正在投资 CPO 计策，包括电气接口芯片 (EIC：electrical interface chip)、光子接口芯片 (PIC：photonics interface chip) 和用于快速数据传输的光学板。

在演讲之外，我与三星的一位光学工程师进行了交谈，我们谈论了硅波导（waveguides）作为将大量芯片组合在一起的长期办理方案 - 如果您熟习初创公司 Lightmatter 的 Passage，它可以让多个芯片通过封装通过光相互通信，我们谈论了这是这项技能的潜在未来。
本日，大多数 CPO 办理方案都在利用 GlobalFoundries 的 45nm 光子工艺或 imec 200nm 变体 - 因此很高兴看到该领域的竞争。
三星表示，他们估量很快就会有 EIC/PIC 观点验证。

末了的想法

路线图表明，三星致力于长期保持领先的地位。
成为第一是一回事，但做好又是另一回事。
三星拥有强大确当地芯片设计行业——我的名单上至少有六家人工智能初创公司，我知道很多中型人工智能硬件公司都将利用 SF4X，包括 Tenstorrent 和 Groq。

除此之外，确定前辈封装市场的走向也是一个额外的好处，我希望看到更多公开谈论和三星能力的例子。
论坛是一个良好的开端，我期待看到更多的数据。