文章目录
[+]
我理解芯片设计分为：仿真->综合->布线
仿原形对付软件设计的调试，
综合相对付软件设计的编译，相对付硬件设计画事理图
（图片来自网络侵删）
布线相对付软件设计的打包（有点不恰当），相对付硬件设计画pcb
仿真成功过程把稳相应版本号，后面会有更新，导致过程可能轻微有差异，详细命令如下：
# 准备我的版本库git clone https://github.com/kukutt/simcd sim/git checkout 274427fcea475ade60bcf1a091aac9a864f016b1# 准备阿里平头哥开源wujian100git clone https://github.com/T-head-Semi/wujian100_open.gitcd wujian100_opengit checkout c3e5722cb49562cf2b8af6a198ad364cbd964d2ccd ..# 更新必备工具sudo apt-get updatesudo apt-get install -y build-essential gperf bison flex# 配置环境，把稳，以下命令“点+空格+evn.sh”意思把env.sh设置环境命令导出到shell环境# 直接env.sh，会自动编译iverilog. ./env.sh# 仿真wujain100cd wujian100_open/tools/./run_case -sim_tool iverilog ../case/timer/timer_test.c
以上，完成了仿真过程，如果终极显示如下提示，解释成功。
Test Pass解释成功
后面操持iverilog考试测验输出最小单位门电路的电路图；iverilog考试测验输出fpga的烧录文件；cpu设计的研究；
