【干货】晶振时钟 PCB 设计指南3 种构造布线技巧图文结合秒懂_时钟_晶体

文章目录 [+]

百芯EMA - 在线免费PCBA制造仿真剖析SaaS平台：PCB/PCBA 3D仿真+BOM物料管理+PCB/PCBA DFM 可制造性剖析

点击蓝色字体可以直接进入DFM 剖析演示项目：「链接」

【干货】晶振时钟 PCB 设计指南3 种构造布线技巧图文结合秒懂_时钟_晶体互联网

本日给大家分享的是：晶振时钟 PCB 设计

一、晶体

在一个电路系统中，时钟是必不可少的一部分。
如人的心脏的浸染，如果电路系统的时钟出错了，系统就会发生紊乱，因此PCB 设计中，一个好的时钟电路是非常必要的。

我们常用的时钟电路有：晶体、晶振、分配器。
有些IC 用的时钟可能是由主芯片产生的，但追根溯源，还是由上述三者之一产生的。

引脚只管即便与芯片间隔近，防止受到其他旗子暗记滋扰。
当然也防止它滋扰别的线路，由于它是旗子暗记源。
只管即便选择铁壳晶振，其抗滋扰能力强些。
晶振下面所有层不能走线，并铺GND铜皮。
晶振附近也不要有太近的数字旗子暗记线。
其负载电容的回流地一定要短。
对晶振进行GND包围。
部分地方开窗漏GND铜,把晶振外壳焊接到开窗漏GND铜的地方。
布局时先经由电容后经由晶振。

PCB 中常用的晶体封装有：2 引脚的插件封装、SMD 封装、 4 引脚的 SMD 封装。

PCB 中常用的晶体封装

只管晶体有不同的规格，但它们的基本电路设计是同等的，因此 PCB 的布局、布线规则也是通用的。
基本的电路设计如下图：

两个电容分别为增益电容和相位电容

这两个电容分别为增益电容和相位电容。

二、晶体电路布局

晶体电路布局时，两个电容靠近晶体放置，布局效果图如下：

两个电容靠近晶体放置

布线时，晶体的一对线要走成类差分的形式，线只管即便短，且要加粗、并进行包地处理，效果如下图：

晶体的一对线要走成类差分的形式

三、晶体电路“变形设计”

上述的是最基本和最常见的晶体电路设计，也有一些变形设计，如加串阻、测试点等，如下图 ,设计思路还是同等的。

结合上述，布局应把稳：

晶体电路变形设计

布在同一层面，这样可以少打孔；只管即便短；对付有测试点的情形，只管即便避免 stub 或者是使 stub 只管即便短；附近不要摆放大功率器件、如电源芯片、 MOS 管、电感等发热量大的器件。

布线应把稳：

和 IC 同层布局，同层走线，只管即便少打孔，如果打孔，须要在附近加回流地孔类差分走线；走线要加粗，常日 8~12mil; 由于晶体时钟波形为正弦波，以是此处按仿照设计思路处理；旗子暗记线包地处理，且包地线或者铜皮要打屏蔽地孔；晶体电路模块区域相称于仿照区域，只管即便不要有其他旗子暗记穿过。
四、晶振

比较于晶体电路，晶振是有源电路，紧张由三部分组成：晶振 +电源滤波电路 +源端匹配电阻。

常见电路设计如下图：

晶振电路设计

布局布线效果图如下：

晶振布局布线效果

布局、布线总结：

滤波电容靠近电源管脚，遵照先大后小原则摆放，小电容靠得最近；匹配电阻靠近晶振摆放；如果事理图中没有这个电阻，可建议加上；时钟线按 50 欧姆阻抗线来走；如果时钟线过长，可以走在内层，打孔换层处加回流地孔；其他旗子暗记与时钟旗子暗记保持 4W 间距；包地处理，并加屏蔽地孔。
五、时钟分配器

时钟分配器种类比较多，在设计时担保时钟分配器到各个 IC 的间隔只管即便短，常日放在对称的位置，如下。

时钟分配器电路：

时钟分配器电路

PCB 设计如下图：

时钟分配器电路PCB设计