（2）集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻器、电容器等被动元件及布线“集成、封装”在半导体（如硅或砷化镓等化合物）晶片上，实行特定功能的电路或系统。
（3）芯片（Chip），常日便是指集成电路芯片。因此绝大多数时候，芯片、集成电路、IC等术语可以混用。
现有的半导体产品类型繁多，常日按照WSTS统计数据，可分为集成电路、分立器件、光电子器件、传感器共4大类。
（1）集成电路，即常日所称的芯片，英文简称IC或Chip，霸占半导体发卖额的绝大部分，其又可细分为仿照芯片和数字芯片两类。
仿照芯片，紧张是指由电阻、电容、晶体管等组成的仿照电路集成在一起用来处理连续函数形式仿照旗子暗记的集成电路，紧张包括以放大器、比较器、接口IC等为代表的旗子暗记链类芯片，和以驱动IC、交直流转换（AC/DC、DC/DC、DC/AC等）、充电/电池管理IC等为代表的电源管理类芯片。
数字芯片，是对离散的数字旗子暗记进行算术和逻辑运算的集成电路，其基本组成单位为逻辑门电路，包括逻辑芯片、微处理器和存储芯片三大类。
1、逻辑芯片，广义上可以是所有采取逻辑门的大规模集成电路，这里紧张是指仅包含逻辑运算能力的集成电路，包括以CPU、GPU为代表的通用打算芯片、专用芯片（ASIC等）和FPGA等。
2、存储芯片，紧张承担数据存储功能，包括易失落性存储和非易失落性存储，易失落性存储紧张以随机存取器RAM为主，利用量最大的为动态随机存储DRAM；非易失落性存储较为常见的是NOR Flash与NAND Flash。NOR Flash的读取速率较快，被广泛用于代码存储的紧张器件，NAND Flash则在高容量时具有本钱上风，是目前SSD固态硬盘的紧张存储介质。
（3）微处理器（MPU），紧张是指将打算、存储等多种功能封装成一个芯片之上的微掌握单元（MCU）。
常见数字芯片示例分立器件，是相对付集成电路而言的半导体另一大产品分支。分立器件早于集成电路涌现，至今仍旧被广泛地运用在消费电子、打算机、通信、汽车电子等领域。分立器件可分为普通二极管、三极管、以电容/电阻/电感为代表的三大被动元件，和霸占分立器件紧张地位的功率器件。
个中功率半导体又分为功率IC和功率器件，功率IC紧张以电源管理类仿照IC为主，功率器件紧张包括功率二极管、晶管、功率晶体管等类型。而功率晶体管还可细分为双极结型晶体管（BT）、结型场效应晶体管（JFET）、金属-氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极型晶体管（IGBT）等多种类型，紧张用于放大器、大功率半导体开关和逆变器等。
分类：光电导器件包括光电阻、光电二极管、光电三极管等，个中：1、光电二极管是构成CCD和CMOS图传感器的基本单元。2、光器件是利用光效应进行事情的半导体器件，紧张包括光电池、光电测与光电掌握器件等。3、发光器件，紧张包括发光二极管（LED）和半导体光器。LED按化学性子又分有机发光二极管OLED和无机发光二极管LED，最初用于仪器仪表的指示性照明，后来用作笔墨或数字显示，近些年又发展出mini-LED和micro-LED等新技能。
4、半导体发光器，可分为同质结、单异质结、双异质结等几种类型，紧张用作光通信、光存储、光陀螺、光印、测距以及雷达等领域。半导体发光器可以按照材料、波长、功率、发办法等多种维度分类，个中VSCE光器得益于3D构造光（苹果Face ID采取的方案）和i DAR等下贱运用处景的拓展而在近几年市场规模快速发展。5、受光器件，即接管光旗子暗记转换为电旗子暗记的光电器件，紧张包括图像传感器、红外吸收器、光电倍增管等产品，不才游运用产品中常日与发光器件集成在一起利用。
除以上分类外，半导体产品还有多种分类维度，例如按照下贱需求场景可分为民用级（消费级）、汽车级（车规级）、工业级、军工级和航天级等。
半导体全体家当链大致分为：上游的设备材料；中游的制造以及封测环节；下贱的设计公司，包括不同芯片产品的分类。个中高下游都有很多公司，较为分散，而由于中游的制造环节属于高度的资金密集叠加技能密集的家当，集中度非常高。全体家当链呈现出上宽、中间窄、下宽的格局。
以集成电路为例，一样平常的生产流程：从芯片在设计公司设计出来，送到代工厂，到终极交付到市场，要经历一个3—6个月的制造周期。1、由于每个产品由于光照层数不同，须要的制造韶光也不同；同时，新产品还须要三个月的产线验证韶光，因此前端设计公司要提前3—6个月去找代工厂下单。2、代工厂做完往后，例如中芯国际做完产品之后会送到长电做封装（封装环节一样平常须要几周的韶光），然后将终极产品交给设计公司。
根据上述的生产流程，可以大略地将集成电路家当链划分为3个核心环节和三种支撑，即设计、制造、封装与测试三大环节，三种支撑包括根本科学技能研发（EDA、IP）、半导体设备（光刻机、刻蚀机等前后端设备）和半导体材料（硅片、光刻胶等核心原材料）。
各环节代价量：设计＞晶圆制造＞设备＞封测＞材料。根据SIA和BCG报告，半导体家当链的设计环节在全体家当链中大约占59%代价量（个中：EDA工具和IP授权业务占3%；逻辑芯片设计占30%，且以Fabless模式的厂商为主；存储芯片设计占9%，且以IDM模式的厂商为主），而作为家当链支撑的半导系统编制造设备和材料，分别占12%和5%，晶圆制造环节占19%，封装与测试环节仅占6%。
（1）芯片（IC）设计紧张从EDA、IP和设计三个方面进行剖析，是指在EDA工具的支持下，通过购买IP，并遵照严格的集成电路设计仿真验证流程，完玉成部芯片设计过程。
（2）半导体材料可以分为晶圆制造材料和封装材料两大类。晶圆制造材料可以进一步细分为硅片、光刻胶、CMP耗材、特气、化学材料等。封装材料可以进一步细分为基板、引线框架、键合丝、塑封材料等。
（3）半导体设备可以分为IC制造设备和封测设备两大类。IC制造设备大致可以分为11大类，50多种机型，其核心有光刻机、刻蚀机、薄膜沉积机、离子注入机、CMP设备、洗濯机、前道检测设备和氧化退火设备八大类。封测设备可以细分为分选机、划片机、贴片机、检测设备等。从市场规模上看，IC制造设备占全体设备市场规模的85%以上。按前后道设备划分，前道晶圆制造环节较多、工艺繁芜，设备需求量大，占所有设备投资的80%以上，后道封装测试环节占比14%旁边，个中刻蚀机、光刻机、薄膜沉积设备占比排前三。
（4）半导体的生产制造须要经由芯片设计、晶圆制造和封装测试三个流程。而根据生产环节的不同，半导体家当的企业经营模式可分为IDM（垂直整合模式）、Fabless（无晶圆厂模式）和Foundry（晶圆代工模式）三种不同的企业经营模式。（下文详细先容）
（5）封装测试环节包括芯片封装和芯片测试两个部分。
芯片封装：随着前辈封装技能的涌现和迅速发展，封装测试的技能含量与实现难度得到很大提升，通过前辈封装技能提升芯片整体性能已成为集成电路行业技能演进的关键路径和新的制高点。根据Yole数据，前辈封装在全部封装的占比将从2021年的45%上升至2025年的49.4%。
芯片测试：芯片须要经由一系列的试验和考察才能作为合格的产品运用到下一个环节，测试内容包括热冲击、温度循环、机器冲击、扫频震撼、恒定加速度、键合强度、芯片剪切强度、稳态寿命、密封、内部水汽含量、耐湿气、机台测试和系统测试等。个中，机台测试和系统测试在全体测试流程中尤其主要。
基于中游制造环节的高度的资金密集叠加技能密集属性，当前，半导体（集成电路）行业中游又分解出了三种较为成熟的运作模式，分别为IDM（包括：虚拟IDM）、Fabless和Foundry模式（包括：Fab-lite）。不同分工模式下，各环节承担厂商不同：
IDM模式紧张劣势：高度的重资产属性造成了IDM公司规模的弘大，管理本钱较高，运营用度较高，成本回报率偏低。且须要公司的产品拥有巨大销量，才能产生规模上风，才能高效折旧，才能支持后续晶圆制造工艺的持续迭代。
个中，Fabless只卖力芯片的电路设计与发卖，将生产、测试、封装等环节外包。1、该模式紧张上风：资产较轻，初始投资规模小，创业难度相对较小，企业运行用度较低，转型相对灵巧。2、紧张劣势：与IDM比较无法与工艺协同优化，因此难以完成指标严苛的设计，与Foundry比较须要承担各种市场风险，一旦失落误可能风险很高。
这类企业紧张有：联发科（MTK）、博通（Broadcom）等企业，海内的企业有华为海思、兆易创新、紫光国微、北京君正、韦尔股份、卓胜微、汇顶科技等。
（3）Foundry仅卖力晶圆制造环节，不卖力芯片设计，可以同时为多家IC设计公司供应晶圆代工做事，普通点讲便是代工厂，最范例的便是台积电。紧张上风：不承担由于市场调研不准、产品设计毛病等决策风险。紧张劣势：投资规模较大，坚持生产线正常运作用度较高，须要持续投入坚持工艺水平，一旦掉队追赶难度较大。
这类企业紧张有：SMIC、UMC、Global Foundry等国外企业，海内的企业有中芯国际、华虹半导体。同时，随着集成电路技能与产品更迭速率加快，IDM厂为了降落制造本钱，实现更高的经济收益，开始发展Fab-lite模式，即轻晶圆厂模式，即，把部分成熟制程的制造环节外包给助厂商代工，部分制造环节留下，因此这种办法也称稠浊模式。
（4）虚拟IDM模式是指IC设计厂商在专注设计环节的同时，也拥有专有工艺技能，借助代工厂的产线进行晶圆制造工艺的开拓和优化。
相较于IDM模式，虚拟IDM模式少了晶圆制造环节，减轻了企业初始进入本钱；相较于Fabless模式，多了自有的制作工艺，可以更好地进行产品定制化开拓，优化产品性能和降落本钱。
OSAT是专门从事半导体封装和测试的企业。目前主流的产品是前辈封装，例如，倒装（FC） 、系统级封装（SiP） 等都是 OSAT主导的前辈封装。而由Foundry主导的前辈封装则强调基于 2.5D/3D 堆叠的异构集成技能。
在半导体家当，乃至整体科技家傍边，都被认为是比较辛劳的家当链环节。与其他科技领域比较，OSAT领域利润率相对较低，竞争也比较激烈。紧张企业有长电科技、华天科技、通富微电等。
区域特色：环球紧张国家与地区通过细化分工、紧密合营，在半导体家当链中扮演了迥异的角色，同时也获取不同程度的代价。以手机SOC为例：
第一步：欧洲和美国紧张卖力供应EDA工具、IP授权和芯片设计环节。智好手机OEM厂商通过比较，终极确定芯片供应商和芯片型号；
第二步：然后得到订单的芯片供应商，将芯片图交付给位于中国台湾的晶圆代工厂进行大批量制造。另一方面，晶圆厂生产线所需的各种设备紧张由美国、日本和欧洲的供应商供应。晶圆片则先由一家美国公司提出金硅，然后交由日本多晶硅制造商加工厂电子级多晶硅，再由韩国厂商将单晶硅锭切割成硅片，终极送到中国台湾晶圆厂的产线上。
第三步：中国台湾晶圆厂加工好的芯片送往马来西亚完成封装，末了在中国大陆的工厂被组装到智好手机中，然后智好手机OEM厂商将产品销往环球。
2）区域分布特色：基于地区在不同生产要素上风的分工与互助。
整体上看：1）美国、韩国、日本和中国台湾等发达国家或地区在环球半导体家当代价链占比高于消费占比。美国在半导体家当的整体代价链中占比约35%，高于25%的消费占比。韩国的代价链占比约16%，消费仅2%。日本在环球半导体家傍边贡献13%代价，消费占比约6%。中国台湾在家当代价链占比约10%，但仅消费约1%。2）欧洲、中国大陆则是代价链占比低于消费。2021年欧洲在半导体代价链占比约10%，消费占比约20%，中国大陆在代价链占比约11%，消费占比却高达24%。
设计、设备属于研发密集型环节，须要参与厂商不断投入研发支出用于开拓新技能，推出新产品，从而保持自身竞争力。区域特色上：1）美国和欧洲在设计、设备环节霸占绝对的主导权；2）美国在EDA与IP核领域占72%的代价量，在逻辑芯片设计领域占67%，在芯片设计领域合计占比靠近50%，在设备环节占比约42%；2）韩国在存储芯片领域霸占58%代价量，超过美国的28%；3）除美国外，日本在设备环节占比约27%，超过欧洲的21%。
半导体材料和晶圆制造属于成本开支密集型环节，不断增长的下贱需求为行业带来增量产能需求，通过发展性的成本开支将企业产能提升一个台阶，进而带动未来收入和利润的增长，对付晶圆材料和晶圆制造企业至关主要。对付以台积电为的晶圆代工龙头，坚持发展性成本开支的能力，本身也是企业的城河之一。区域特色上，中国台湾、中国大陆、日本和韩国则替代欧美霸占主导权。材料环节，中国大陆和中国台湾分别占19%和23%，韩国和日本分别占17%和14%。晶圆制造环节，中国大陆和中国台湾分别占21%和19%，韩国和日本分别占17%和16%。
封装与测试环节属于成本开支和劳动力密集型环节。封装与测试环节参与者包括IDM厂商的封测车间或工厂，和专业封测代工厂商（OSAT）。封测环节常日技能含量较低，而对劳动力需求较高，经由数十年的发展，逐渐形成了以中国大陆的长电科技、通富微电和华天科技等OSAT厂商主导的家当格局。2021年中国大陆在环球半导体封测环节代价量占比约38%，中国台湾（以日月光为代表）占比约19%。
环球半导体家当分环节、区域代价量分布（单位：%）
