芯片新沙场，寻衅重重
提及来RISC-V和Chiplet早已存在一段韶光了，只是最近几年才变得火热。
RISC-V架构确实具备浩瀚上风，如免费开源、简洁的指令集（根本指令集只有40多条），高度模块化的设计能力，以及许可针对不同类型的芯片进行指令集的组合……但也正由于如此，一定程度上也阻碍了其发展。由于所有厂商都可以自由利用、修正或增加指令集，因此每家厂商设计的芯片可能都不相同。这不仅增加了设计的繁芜性，也使得验证变得更加困难。为应对这些寻衅，EDA工具须要供应更高等的建模、仿照和验证功能，特殊是在确保定制化的RISC-V核心知足设计规范、性能哀求以及处理器性能、功耗和安全性方面的严格验证。
Chiplet技能，作为当前芯片设计领域的新风口，同样给EDA行业带来了一系列寻衅。这种技能是利用小型模块化的“Chiplet”来组成更大、更繁芜的系统级芯片(SoC)。同时也代表着异构集成的芯片技能。在摩尔定律放缓的背景下，许多业界专家视其为中国半导体企业的新机遇。然而，清华大学教授魏少军指出，Chiplet技能更多是作为前辈制造工艺的补充，而非替代品，其核心在于实现本钱可控的异质集成。这项技能紧张运用于打算逻辑与DRAM集成、手机领域以节省空间，以及汽车、工业掌握和物联网等领域。
魏少军还提到，Chiplet技能的涌现可能匆匆成一种新的商业模式：利用标准化的芯粒构建专用芯片。这是为什么一些国际大公司正在努力制订Chiplet标准的缘故原由，通过这些标准，他们可以将自己的芯片作为标准产品，集成到各种终端运用中，从而扩大市场份额。
这种技能所带来的新寻衅，如异构集成系统中接口和标准的统一性，哀求工程师在异质芯片的性能和灵巧性之间探求平衡。同时，这也意味着须要新的EDA工具链、高下游生态系统的整合，以及适应新的商业模式。
此外，随着Sora的发布，AI的热潮再度掀起。而算力，是AI时期最确定的赛道。Open AI的创始人奥特曼在达沃斯论坛上表示：“对大规模AI准备的算力根本举动步伐还不足。”大算力芯片须要处理大量的数据和繁芜的运算，这哀求EDA必须支持高等的设计和仿真功能。工具必须能够有效处理高性能打算需求，同时担保设计的准确性和可靠性。
RISC-V是架构，Chiplet、AI是技能，这些都不是独立发展的，终极须要落地到产品上。就比如汽车因此上这些最主要的一个运用终端，落地靠的是各种汽车电子。个中，RISC-V 可以为 AI 运用供应定制化的处理器平台，大概可汽车制造商和供应商设计知足特定需求的处理器，例如优化能效或打算性能。同时，通过组合不同的 Chiplet来达到所需的性能和功能。而AI 算法可以在这些专门设计的处理器上运行，以处理汽车传感器数据、做出决策和供应前辈的驾驶赞助功能。这就很磨练如今的EDA，不仅仅支持单一芯片的设计，还要能够支持更广泛的系统级设计。这意味着须要能够处理来自不同来源和技能的芯片和组件的集成。
在这个充满新技能和运用寻衅的时期，我们面对包括系统级设计支持、高等建模/仿照和验证功能、系统规范性测试、统一开拓环境，以及处理大量数据和繁芜运算的能力等等在内的浩瀚技能寻衅。鉴于这些技能日月牙异，EDA如何通过创新理念、工具、设计方法和策略来适应这些变革？又如何确保芯片设计精确，以及确保设计精确芯片？这里的“精确”不仅在于芯片功能方面，更在于设计出真正须要的、有市场代价的芯片。
EDA公司的精准芯策略
目前，针对上述寻衅很多头部EDA公司正处在探索、考试测验和发展的阶段。以海内的思尔芯为例，该公司正积极在新运用和新技能领域进行布局，如RISC-V、Chiplet、AI、GPU、高性能打算（HPC）和汽车电子等，并给出了针对性的办理方案。
思尔芯的创始人、董事长兼CEO林俊雄指出：“面对芯片设计的新寻衅，我们环绕‘精准芯策略’（Precision Chip Strategy, PCS），采取异构验证方法，以及并行驱动和左移周期方法，旨在确保芯片设计精确（Design the Chip Right），也确保设计精确芯片（Design the Right Chip）。”
林俊雄所提到的“确保芯片设计精确”和“确保设计精确芯片”这两个观点，虽然听起来相似，但实际上涵盖了芯片设计过程中的两个非常主要且不同的方面。
确保芯片设计精确：关注的是在实现设计中，如何以最高效、最准确的办法来验证这个设计。这包括通过得当的设计方法学，在不同的设计阶段选用高效的工具，进行彻底的仿真和验证。这一过程强调的是“精确地干事”，即在技能和操作层面上精确无误地实现设计目标。
确保设计精确芯片：关注的是确保设计团队设计出符合市场需求和运用处景需求的芯片。这涉及对市场趋势的理解、对未来技能发展的预测以及对客户需求的深刻洞察。面对多变的市场，要有新的设计方法与工具去高效且精准地实现。这一过程强调的是“做精确的事”，即设计出真正须要的、有市场代价的芯片。
芯片设计一贯以来都在强调设计的准确性，一旦芯片流片失落败，不仅导致高额的本钱丢失，还可能使企业错过主要的市场窗口。这一点无论是过去还是技能日月牙异的现在，都依然如此。这便是为什么EDA厂商始终推进和改进设计方法，以确保芯片设计的精确。不雅观察全体芯片开拓流程中，每个阶段的设计和验证需求是各不相同的。为了确保每一步都设计准确，就须要充分的仿真。但是传统的软件仿真方法一旦碰着设计规模变大，性能就会大大降落。为此，思尔芯通过异构验证方法，领悟了多种前辈仿真与验证技能，针对不同阶段采取相应的设计与验证策略。
思尔芯异构验证方法包括架构设计（芯神匠）、软件仿真（芯神驰）、硬件仿真（芯神鼎）和原型验证（芯神瞳），覆盖了从IP开拓到系统验证的全过程。此外，通过利用数字电路调试软件（芯神觉）以及丰富的外置运用库/降速桥/VIP，思尔芯构建了一个全面的设计、验证和调试环境。这个环境不仅促进了跨团队的高效协作，也确保了设计的每个环节都能达到预定的准确性，从而在短的韶光内高效实现了“确保芯片设计精确”的目标。
其次，在传统的事情流程中，软件开拓、系统规范性测试、各种认证、客户演示等都要在流片回来上板后才能进行。这是一个漫长的等待过程，由于现在的技能日月牙异，很多设计是到样片上板测试后才创造早期的规格或架构缺点，或是并不符合市场需求。此时，如何确保设计精确芯片？现在思尔芯通过并行驱动，左移周期方法，在芯片设计的初始阶段，就实现并行驱动的事情流程。这意味着在设计的一开始，并在每一个阶段，利用工具高效且准确进行设计。
先是利用思尔芯的芯神匠架构设计软件（Genesis Architect），设计团队可以在设计的早期阶段进行有效的方案和架构设计。这不仅提高了设计的精准性，也加快了后续的开拓流程。之后，工程师可以通过芯神瞳原型验证（Prodigy）与芯神匠架构软件（Genesis Architect）的协同建模，将RTL代码映射进原型验证中，使得设计模型和终极芯片相同等。透过架构设计与原型验证的模型，它的运行速率可靠近终极芯片，因此可以进行提前软件开拓，客户演示等，亦可提早进行各种认证，例如汽车电子的安全性认证等。这种方法大大缩短了开拓韶光，同时实现了设计和验证过程的韶光提前，即“左移”，从而又快又好地实现“确保设计精确芯片”。
通过这些设计方法和工具，思尔芯不仅加速了新兴趋势下繁芜芯片的设计过程，还确保设计精确芯片，确保芯片设计精确，帮助客户在竞争激烈的芯片市场中得到上风。
林俊雄还强调，思尔芯率先在产品中利用了AI技能，小到从分割（partitioning）算法的资源预估，大到架构层级优化（architecture-level optimization）工具的设计空间探索，都有很主要的AI运用。
思尔芯是海内数字前端EDA领域的行业龙头，也是业内最早开拓原型验证工具的企业。在思尔芯20周年的闭门论坛上，林俊雄先容：“2004年在上海成立至今，这20年间，我们一贯专注于客户，贴近客户并始终坚持以客户需求为导向的原则。让客户能够站在双方几十年的知识积累和客户履历上，客户可以在很短韶光内完成一个贴近自己详细运用需求的SoC重修，降落风险并加速软件开拓进程，提前实现系统的整合。”
截至目前，思尔芯的客户数量已超过600家，包括英特尔、三星、索尼、黑芝麻、开芯院、芯动科技等。其产品已广泛运用于物联网、云打算、5G 通信、聪慧医疗、汽车电子等终端领域。
写在末了
在当今这个以RISC-V、Chiplet、AI和汽车电子为代表的新技能时期中，如何确保设计精确芯片以及确保芯片设计精确成为了各界的核心关注点。只管芯片设计的精确性极为关键，但同时帮助芯片公司符合市场需求并把握市场窗口同样主要。这正突显了思尔芯“精准芯策略”在该方面的主要性。
在这个充满寻衅的芯片设计新沙场上， EDA的角色不仅仅是适应新兴技能的发展，更主要的是积极地拥抱和引领这些寻衅。为了应对不断变革的市场和技能需求，EDA工具必须持续进行创新和演进，以知足越来越繁芜的设计哀求。
在这方面，思尔芯凭借其20年的技能积累和完善的数字前端EDA办理方案，已经展现出了其卓越的能力。通过履行“精准芯策略”、供应本地化支持和定制服务，思尔芯不仅加速了客户产品的上市韶光，还成功开辟了新的市场空间。这统统，都是思尔芯对付不断变革的技能和市场环境的积极相应和前瞻性布局的结果。
