这篇文章，写了这个电容的容值打算过程，电容容值与纹波（三角波）的幅值的换算关系。但是有的小伙伴表示：说了什么，又彷佛什么都没说。
严谨的推导这个公式，但是彷佛辅导实际设计的过程中并没有用到这个公式，这是咋回事？只是由于我们都是Ctrl+C，Ctrl+V这样绘制电路图的缘故原由，以是才没有打算的么？
实在，有更深层次的缘故原由：
1、在电源输入的平面会有很多的电容：
a.上一级电源的输出电容。
b.其他平行的电源的输入电容，可以相互帮衬。
c.电源平面与地平面之间的平行耦合，形成平面电容器（容值比较小）
这些电容都会对这个纹波进行抑制，但是离得越远，抑制效果越差。
2、这个纹波大一些，如果不是非常大的话，不会影响电源的正常输入。如果这个纹波不是大到导致输入电压达到UVLO（under voltage lock out，欠压锁定），不会导致电源下电的话，则输出基本上会正常。如果纹波特殊大，导致触发UVLO，则会引起电源输出关断。
但是这种情形一样平常很少涌现。
但是纵然达不到UVLO，但是由于电源内部的一些电路（包括仿照电路和数字电路）都是由Vin进行供电，这个电源也须要稳定，才能担保内部的逻辑和一些比较器正常事情。
但是电源芯片厂家并没有给出一个明确的指标，每每都是给一个推举的输入电容哀求。
3、电容的寄生电感 产生的尖刺对Vin的影响，会更难滤除（频率更高），并且其可能产生的幅度会更大。以是能有效的抑制ESL，有时比足够大的C更主要。
那么，我们是不是可以忽略开关电源输入真个纹波呢？不是的。
开关电源的输入电容纹波过大的话，会导致一些危害。
1、纹波过大，纵然不影响本电源自己的事情，但是会通过辐射或者传导，影响其他电路的正常事情。
案例： PCIe4X 变 1X。一个PCIeX4有时会编程X1，不稳定事情。通过剖析和不雅观察，PCIe 11 lane 离12V电源平面过近，耦合到噪声导致掉为1X或者os下掉盘。
案例2 SAS眼图收滋扰，掉盘。
在SATA掌握器e端侧的硬盘发的眼图, 眼图很差,眼睛完备没睁开
根因剖析：
12V上的开关纹波耦合到了1V1平面。
本板的处理器为X86处理器。X86处理的core电压为符合规范的VID电源。VID电源的电流比较大，由12V电源经由DCDC而产生。而这个VID电源的MOS管的开关噪声影响了前级的输入12V。所有的DCDC输入都是这个12V的电源网络，以是这个开关电源反复开关产生的很大的对外的滋扰。而1.1V的相邻的电源平面为12V，12V上的滋扰耦合到了1.1V平面。
2、如果同级电源有“线性电源”，可能会通报到“线性电源”的输出端。
3、不论电容的容值是否能够知足纹波电压的哀求，电容上都有大的纹波电流。
输入滤波电容的GND与其他敏感器件的GND共地，导致纹波直接传导到敏感芯片，导致事情非常。通过单点接地，办理问题。
4、Vin的纹波太大了，会导致：触发UVLO、或者导致芯片内部的组件事情非常。但这种情形，是纹波非常非常大的情形，比较少涌现。
方法：
1、通过电感隔离纹波特殊大的电源
DCDC电源输入电感的浸染是什么？
2、电容足够大、ESR足够小、ESL足够小
铝固体电容（电容足够大）+陶瓷电容（ESR足够小）+陶瓷电容靠近输入端放置
电容上本身的ESL并不大，但是常常会有由于输入电容较远或者地线较远引入较大的ESL在输入端引起较大的尖峰，导致芯片供电非常或者芯片MOSFET过压击穿。
以是输入电容的PCB布放，须要靠近输入真个两个管脚。
3、易受滋扰器件与输入电容阔别，或者单点接地
