芯片3D封装技能，又称为叠层芯片封装技能，是指在不改动封装体尺寸的条件下，在一个封装体内的垂直方向叠放两个以上芯片的封装技能。近年来，支撑3D封装的关键技能硅通孔（Through Silicon Via，TSV）不断得到打破，国际芯片巨子加快布局，以TSV为核心的3D封装技能已成为业界公认的新一代封装技能的主要发展方向。在后摩尔时期，如何结合我国芯片封装家当上风，发力3D封装关键共性技能，以抢占机遇实现逆势突围，是十分值得探究的问题。
一、芯片发展迈入后摩尔时期
长期以来，芯片制程微缩技能一贯驱动着摩尔定律的延续。从1987年的1um制程到2015年的14nm制程，芯片制程迭代速率一贯遵照摩尔定律的规律，即芯片上可以容纳的晶体管数目在大约每经由18个月到24个月便会增加一倍。但2015年往后，芯片制程的发展速率进入了瓶颈期，7nm、5nm制程的芯片量产进度均掉队于预期。环球领先的晶圆代工厂台积电3nm制程芯片量产遇阻，2nm制程芯片的量产更是排到了2024年后，芯片制程工艺已靠近物理尺寸的极限1nm，芯片家当迈入了后摩尔时期。
在后摩尔时期，芯片的发展逐渐蜕变出了不同的技能方向。个中之一的“More Moore”方向，紧张是研发新方法沿着摩尔定律的道路连续向前推进，不断缩小芯片制程。而另一个方向则是“More than Moore”（超越摩尔），紧张是发展之前摩尔定律演进过程中未开拓的技能方向。前辈封装便是超越摩尔技能方向的一种主要实现路径。
来源：ARM
二、封装技能概况
芯片封装是芯片成品至关主要的一步，在过去，封装定义为保护电路芯片免受周围环境的影响，包括来自物理、化学方面的影响。随着芯片技能的不断发展，封装技能在提高芯片性能方面也开始扮演了主要的角色。
据《中国半导体封装业的发展》报告，迄今为止环球芯片封装家当可分为五个发展阶段，自第三阶段起的封装技能统称为前辈封装技能。第一阶段是20世纪70年代的元件插装，特点是用针脚引出电极连通电旗子暗记，紧张包括直插型封装（DIP）等技能。第二阶段是20世纪80年代的表面贴装，特点是用更细更短板的引线代替针脚，直接贴装至印刷电路板（PCB），紧张包括小形状封装（SOP）等技能。第三阶段是20世纪90年代的面积阵列封装，特点是用体积更小的焊球点代替引线，通过芯片倒扣的办法进行倒装以提升晶体管密度，紧张包括球栅阵列封装（BGA）、芯片尺寸封装（CSP）、晶圆级封装（WLP）等技能。第四阶段是20世纪末的异质整合，特点是将不同类型、功能的芯片整合在同一个封装体内，紧张包括多芯片组封装（MCM）、系统级封装（SiP）等技能。第五阶段是21世纪初的3D堆叠，特点是将多个芯片在垂直方向上进行封装，紧张包括倒装芯片（Flip Chip）、硅通孔（TSV）等技能。
随着芯片家当的迅速发展，芯片间数据交流也在成倍增长,传统的芯片封装办法已经不能知足巨大的数据量处理需求。其余，随着“More Moore”技能路线逐步进入物理极限，制程工艺提升放缓，以3D堆叠封装为代表的前辈封装技能将成为未来的主要发展方向。例如，苹果公司在2022年春季推出的M1 Ultra芯片便是通过UltraFusion 3D封装架构将两个M1 Max芯片互联，打造出一款M1系列史上性能最强的SoC芯片。近年来，支撑3D封装的关键技能TSV不断得到打破，国际芯片巨子加快布局，以TSV为核心的3D封装技能已成为业界公认的新一代封装技能的主要发展方向。
三、3D封装技能发展现状
芯片3D封装，又称为叠层芯片封装技能，是指在不改动封装体尺寸的条件下，在一个封装体内的垂直方向叠放两个以上芯片的封装技能。近二十年来，3D封装沿着封装堆叠及IC裸芯片焊接（键合）技能方向经历了三个主要的技能工艺阶段：丝焊技能工艺、倒装芯片技能工艺和通孔技能工艺，个中通孔技能工艺中的TSV技能被称为第四代封装技能。
TSV技能可以穿过硅基板实现硅片内部垂直电互联，这项技能是目前唯一的垂直电互联技能，是实现3D前辈封装的关键技能之一。TSV采取金属-金属键合和高分子粘结键合技能，通过铜、钨、多晶硅等导电物质的添补进行硅通孔的垂直电互连，从而实现晶圆堆叠、芯片堆叠。TSV技能通过垂直互连减小了芯片间互联长度和旗子暗记延迟，降落了电容，实现了芯片间的低功耗和高速通讯，大幅提升了提升芯片性能，是办理摩尔定律失落效的主要技能之一。环球政府机构和科技巨子已加大对3D封装技能的重视力度，并进行早期布局。
美国DARPA的NGMM项目。2022年8月，美国国防部高等研究操持局（DARPA）宣告设立“下一代微电子制造”（NGMM）研究项目。该项目旨在创建一个三维异构集成（3DHI）设计与工艺研究公共平台，个中TSV技能是其主要的研究方向。DARPA表示，微电子制造的下一个紧张浪潮将须要不同材料和组件的异构集成，不同来源、不同功能乃至不同材料的器件堆叠封装，将有可能实现功能与性能的革命性改进。
来源：DARPA
台积电3D Fabric同盟。2022年10月，台积电宣乐成立3D Fabric同盟，以推动3D半导体发展，目前已有19个互助伙随同意加入，包括美光、三星、SK海力士等，这是台积电在开放创新平台（OIP）中首次约请芯片封装厂商作为伙伴加入。台积电表示，3D Fabric同盟将帮忙客户实现芯片系统级创新的快速迭代，并采取台积电完全的3D硅堆叠前辈封装等技能来知足下一代芯片的性能需求。
来源：TSMC
三星X-Cube 3D封装技能。2020年8月，三星公布了其名为“eXtended-Cube”的3D封装技能，简称“X-Cube”。该技能采取TSV进行芯片间垂直互联，能大幅缩短裸芯片间的旗子暗记间隔，提高数据传输速率和降落功耗。2022年10月，三星电子代工业务总裁Si-young Choi在三星晶圆代工论坛上表示，三星采取微凸块连接的X-Cube 3D封装技能将在2024年做好大规模量产的准备，无凸块的X-Cube封装技能将在2026年问世。
来源：Samsung
四、3D封装技能的寻衅和前景
在后摩尔时期，随着芯片制程工艺逐渐逼近物理尺寸极限，3D封装技能正成为提升芯片集成度和性能的主要技能路线，这将推动半导体代价链向后道工艺移动。同时，3D封装技能对付芯片架构具有革命性的影响，这种影响将会通报到全体芯片家当链，并引发迹当链中前道工艺和后道工艺协作机制的变革。比如，在3D封装技能路线的影响下，芯片设计将不再是单芯片设计问题，而是将逐渐演化成更为繁芜的多芯片系统设计工程，还会对电子设计自动化（EDA）算法引擎提出更高的哀求。
目前，我国芯片家当发展迅速，封装技能发展靠近国际前辈水平，但芯片家当发展主导能力有待加强。未来，我国应在前辈封装领域强化政府勾引浸染，构建以关键共性技能为打破点的支持政策体系，实现逆势突围，提高芯片家当的竞争力。
参考资料：
[1]国务院关于印发《新期间促进集成电路家当和软件家当高质量发展多少政策》的关照[EB/OL]. http://www.gov.cn/zhengce/content/2020-08/04/content_5532370.htm
[2]王若达, 前辈封装推动半导体家当新发展[C]. 中国集成电路, 2022.
[3]John H. Lau, Recent Advances and Trends in Advanced Packaging[C]. IEEE Xplore, 2022.
[4]半导体封测专题报告[R]. 东莞证券
[5]3D-STACKED CMOS TAKES MOORE’S LAW TO NEW HEIGHTS[EB/OL]. https://spectrum.ieee.org/3d-cmos
[6]HOW THE FATHER OF FINFETS HELPED SAVE MOORE’S LAW[EB/OL]. https://spectrum.ieee.org/how-the-father-of-finfets-helped-save-moores-law
[7]Intel Proposes New Path for Moore's Law With 3D Stacked Transistors[EB/OL]. https://www.electronicdesign.com/technologies/embedded-revolution/article/21183706/electronic-design-intel-proposes-new-path-for-moores-law-with-3d-stacked-transistors
[8]As Moore's Law slows, high-end applications may feel the effect, MIT scientist warns[EB/OL]. https://www.zdnet.com/article/as-moores-law-slows-high-end-applications-may-feel-the-effect-mit-scientist-warns/
[9]A view on the 3D technology landscape[EB/OL]. https://www.imec-int.com/en/articles/view-3d-technology-landscape
[10]攻陷前辈封测成为我国半导体发展的重中之重[EB/OL]. https://www.elecfans.com/d/821693.html
[11]萨科微，3D封装将成为紧张工艺！
芯片巨子决斗前辈封装！
[EB/OL]. https://www.slkormicro.com/other-else-63359/53725.html
[12]滕冉, “十四五”期间我国集成电路行业发展趋势特色剖析[C]. 中国集成电路. 2021.
[13]我国封装技能有望逐渐进入国际主流领域[J]. 中国电子报
[14]3D TSVs are essential for Heterogeneous Integration,HPC and High-end Memory[EB/OL]. https://www.3dincites.com/2016/10/3d-tsv-technologies-are-essential-for-the-development-of-heterogeneous-interconnection-high-end-memory-and-performance-applications/
[15]王晓明. 后摩尔时期的3D封装技能——高端通信网络芯片对3D封装技能的运用驱动[C]. 复兴通讯技能. 2016.
作者简介
刘纪铖 国务院发展研究中央国际技能经济研究所研究二室，助理剖析员
研究方向：信息领域计策、技能和家当前沿
联系办法：liujc206@163.com
作者简介
唐乾琛 国务院发展研究中央国际技能经济研究所研究二室，三级剖析员
研究方向：信息领域计策、技能和家当前沿
联系办法：tangqc96@163.com
编辑丨郑实
研究所简介
国际技能经济研究所（IITE）成立于1985年11月，是从属于国务院发展研究中央的非营利性研究机构，紧张职能是研究我国经济、科技社会发展中的重大政策性、计策性、前瞻性问题，跟踪和剖析天下科技、经济发展态势，为中心和有关部委供应决策咨询做事。“环球技能舆图”为国际技能经济研究所官方微信账号，致力于向"大众年夜众通报前沿技能资讯和科技创新洞见。
地址：北京市海淀区小南庄20号楼A座
电话：010-82635522
微信：iite_er
