基于复杂可编程逻辑器件实现键盘接口电路的设计_键盘_可编程

文章目录 [+]

无功补偿装置是用于补偿电网无功功率的不敷，提高功率因数，担保供电系统安全运行和节约电能的设备，其核心是掌握仪。
本掌握仪集无功补偿、电度量计量、电能质量监测及通信于一体，对电网参数进行实时采样与打算并把各项参数显示在 LCD 上，还可通过键盘进行系统参数设置，用于改变掌握仪的运行模式等。

掌握仪的最小系统由单片机 80C196KC 和可编程单片机外围接口芯片 PSD834F2 组成，这样既省去了地址锁存器和译码器等一些小规模芯片，使硬件电路得到了简化，又提高了系统的可靠性。
系统运行所须要的程序、数据和参数均放在 PSD834F2 中。
用繁芜可编程逻辑器件（CPLD）取代一些数字器件扩展系统的外围电路，进一步提高了系统的性能，还便于调试和掩护。
本文以下将详细先容如何用 CPLD来扩展键盘和显示电路。

基于复杂可编程逻辑器件实现键盘接口电路的设计_键盘_可编程科学

键盘输入紧张用于现场电流变比，电容器组数，单组电容器容量，电压上、下限，谐波上限，掌握仪地址编号等系统参数设置。
而且与显示模块合营用于查看各相电压、电流，无功功率，有功功率，功率因数等的情形。

设计键盘时，如果采取软件扫描的办法，虽然硬件电路大略，但扫描会耗去 CPU 不少韶光，降落系统的整体性能;如果采取接口芯片 8279 来管理键盘，虽可代替 CPU 完成对键盘的掌握，减轻 CPU 的包袱，但 8279 体历年夜且功能单一。
以是，本系统采取繁芜可编程逻辑器件（CPLD）来设计键盘的接口电路，完成对键盘的扫描事情，当有键按下时，则产生中断旗子暗记供 CPU 读取扫描码。
除此之外，CPLD 还可实现其它模块的接口电路以及完成地址译码等功能。

本系统采取 4X4 键盘，其硬件电路如图 1：

图 1 4X4 键盘框图

CPLD 采取 Lattice 公司的 ispLSI1016E-100L 器件，该器件包括 32 个 I/O 引脚，4 个专用引脚，集成密度为 2000 个 PLD 等效门，引脚至引脚的延迟为 7.5ns，事情频率为 100MHz。
该器件由集总布线区（GRP）和万能逻辑块（GLB）构成，GLB 通过 GRP 连接起来。
［page］

对繁芜可编程逻辑器件（CPLD）内部逻辑功能的描述办法有多种，本系统采取了事理图输入与 VHDL 措辞描述相结合的办法，这样可以发挥两者的上风，加快开拓进程。
设计时采取层次化设计，描述系统总体功能的最上层利用事理图输入，而事理图中的某些功能模块采取 VHDL 编写。
实际事理图如图 2：

图 2 键盘逻辑实际事理图

上图中 Module 1 模块实现分频功能，CLK 来自单片机 80C196KC 的 CLKOUT 脚，其周期为 3 个时钟振荡周期，占空比为 33%。
若单片机用 16M 晶振，其频率约为：16M/3=5.33M。
Module 1 把频率降至约 1K，Module 2 模块以一秒的间隔使 O3～O0 依次循环输出低电平进行键盘扫描。
当有键按下时，I3～I0 中有一个为低电平，异或门输出 1 个高电平脉冲，锁存键盘状态并向单片机申请中断。
系统为键盘分配的地址空间为 0xf100～0xf1ff，在此范围内可读取键盘的扫描码。

由于篇幅有限，以下只给出 Module 2 的 VHDL 语句，详细如下：

LIBRARY ieee;

USE ieee.STd_logic_1164.ALL;

USE ieee.std_logic_unsigned.ALL;

ENTITY Module2 IS

PORT ――定义端口

（ clk ：IN std_logic;

q ：OUT std_logic_vector（3 DOWNTO 0）

）;

END Module2;

ARCHITECTURE Module2 of Module2 IS

BEGIN