若何靠写代码设计一个百亿晶体管芯片？_芯片_对象

EDA的全称，是电子设计自动化（Electronic Design Automation），它是一种工业软件，现在所有芯片公司都在用各种EDA软件赞助完成芯片设计。

更主要的是，EDA有着非常明显的杠杆效应。
EDA本身的市场规模没多大，只有100多亿美元，但它却直接撬动了超过4400亿美元的环球半导体家当。

我们都说光刻机是全体芯片家当的关键环节，但实在EDA软件是不为人所知的、主要性却不输光刻机的关键领域。

那么EDA究竟是什么呢？为了理解这个问题，就要先从芯片设计的紧张流程看起。

苹果、高通、英特尔这样的公司，在设计芯片的时候都遵照非常类似的流程。
芯片设计可以分成前端和后端：前端卖力芯片的逻辑电路设计，包括系统架构定义、RTL编码、逻辑综合，在这个过程中会进行多次的仿真验证，终极得到门级的网表；后端紧张卖力芯片的物理设计，包括布局方案、时钟树综合、布线、参数提取等等步骤，终极会得到一个芯片电路的物理版图，供应给晶圆厂制造。

没听过这些名词也没紧要，大略来说，前端说的是这个芯片是什么、它有哪些部分，后端说的是这个芯片的各个部分长什么样。

我们拿盖屋子打个比方，前端设计便是做出屋子的设计图，比如有几个房间，每个房间是餐厅还是寝室。
而后端设计便是按设计图画出这个屋子的施工图纸，包括建筑施工的时候有哪些步骤，用钢构造还是砖混，怎么做防水，怎么拉网线走水电等等。
这样建筑队、也便是晶圆代工厂，就可以拿施工图纸去把芯片造出来了。

EDA工具最大的好处，便是能极大缩短芯片设计的韶光，提高设计效率。
手动画电路图又慢又随意马虎出错，但用打算机可能几分钟就完成了，还可以随便改随便保存。
要知道，韶光便是金钱。
能够越早让芯片做出来卖，就能越早霸占市场先机。

在前端和后真个每个步骤里，都须要用到各种各样的EDA工具。
我们拿环球最大的EDA公司Synopsys新思科技举例，看看芯片设计的流程里到底须要多少EDA工具。

比如我们要做一个非常非常大略的加法电路a+b=c。
那么我们就先用Verilog或者VHDL这些硬件专用措辞，把这个加法电路描述出来。
为了验证这个加法的功能是不是精确，我们须要用“EDA仿真软件”，比如新思的VCS和VC formal，让a=1，b=1，看c是不是即是2。
如果我们输入1+1但结果即是3，那就须要利用“调试软件”，比如Verdi，来确认问题出在什么地方。
我们还要用到“静态和动态剖析软件”SpyGlass，来诊断和剖析电路是否有潜在问题。

如果代码没问题，就可以编译了，这在芯片设计里叫“综合Synthesis”，综合的结果便是天生一堆相互连接的门电路，也叫做网表。
这就须要利用专门的综合工具Design Compiler。

综合天生的网表再用IC Compiler做布局布线、用PrimeTime做时序剖析、用PrimePower做功耗优化，用IC Validator做物理验证，用StarRC做寄生参数提取等等等等，最终生成一个符合设计哀求、也符合晶圆厂代工哀求的GDSII文件，这个东西就被拿去进行流片生产。

上面先容的这些软件只是全体EDA工具库里的九牛一毫。
规模大一点的芯片公司实在都会根据自己的产品和技能，在每个环节采取不同的工具。
这种定制化的方法比较高效，但是对技能哀求比较高，只有大公司玩得了。
其他公司，特殊是中小规模的公司可能就会直策应用EDA厂商的完全方案，比如Synopsys的Fusion Compiler，直接从RTL硬件措辞到GDSII版图一步到位。

全体芯片设计流程里用到了大量的EDA工具。
EDA工具的好坏对付芯片的性能、功耗和面积，也便是PPA，有着决定性的影响。
同样的一段代码，不同的工具会做出截然不同的芯片。
但是，EDA的发展也并不是一挥而就的，而是经历了四个紧张的阶段，分别是打算机赞助设计、打算机赞助工程、传统EDA、AI加持的EDA。

在上世纪70年代中期，人们开始利用打算机来赞助芯片的晶体管版图设计、PCB电路板的布局布线、设计规则检讨等相对大略的事情。
到了80年代，卡弗尔米德和琳康维揭橥了《超大规模集成电路系统导论》，提出了利用编程措辞进行芯片设计的思想，这也成为了EDA发展的主要标志。

在1986和1987年，Verilog和VHDL这两种硬件描述措辞出身。
险些在同一韶光，Aart de Geus博士发明了自动逻辑综合技能，以取代手动设计过程，并在1986年联合创立了Synopsys新思科技，这也标志着EDA工具开始走向商业化。

从90年代到21世纪初期，在摩尔定律的指引下，芯片上晶体管的密度越来越高，设计流程越来越繁芜，EDA工具成为了芯片设计的必选项，也促进了EDA工具的进步，包括前面说的综合、仿真、布局布线等等技能，都在这个期间得到了飞速发展。
这些EDA工具也缩短了研发周期、提升了设计效率，从而又反过来促进了芯片家当的技能改造，形成了正向反馈的螺旋式上升。

目前是AI加持的EDA新时期。
谷歌在Nature上揭橥一篇文章，用深度学习技能帮助芯片设计，人类工程师须要几个月完成的事情，谷歌的AI仅须要6个小时就能达到相同或者近似的结果。

新思也推出一个名叫DSO.ai的技能，可以用到新思所有的EDA工具上，并且在某个芯片的设计上可以得到21%的功耗降落、18%的性能提升，并且把原来6个月的设计韶光缩短为1个月。

我不负任务的猜想一下，加了AI buff的EDA工具，很可能便是芯片行业再次起飞的最大动力。

EDA如此主要，而环球三大EDA领导者霸占了超过70%的环球市场份额和靠近80%的中国市场份额，他们是如何发展到本日的程度，中国的EDA家当又该如何奋起直追呢？

从国际EDA发展的进程来看，我总结了4个可以借鉴的发展规律。

首先EDA须要大量研发投入。
EDA家当属于范例的须要长期投入的领域，它里面有大量的数学物理干系的根本研究，国际学术界有四大顶级EDA会议（DAC、ICCAD、DATE和ASP-DAC），里面谈论的绝大部分都是从芯片设计里抽象出来的数学和算法问题。
这些根本研究都很难在短韶光内转化为生产力，行业门槛很高，前期投入产出比很低，这就须要政府的大力支持。

EDA公司为了不断实现技能改造，也在大量投入。
比如新思科技有1.6万名员工，而研发职员占80%，研发用度占整年营收35%。
从Glassdoor可以看到，新思的研发工程师均匀人为为19.3万美元，处于科技行业的头部水平。

第二，EDA须要大量人才。
和芯片行业类似，EDA人才从高校课题研究到就业每每须要10年旁边的韶光，因此须要一套持久健全的人才培养体系，除了前面说的四大EDA顶会之外，还有各种EDA竞赛，实在也是在吸引和培养人才。

第三，EDA须要培植完全生态。
全体芯片设计过程须要晶圆厂、芯片公司和EDA厂商共同推进。
很多物理设计的参数，要与晶圆厂和高下游公司深入互助，得到一手数据，以是说eda串联起了全体家当链。
也正由于如此，像新思这样的EDA巨子还是天下最大的IP供应商之一，特殊是接口、根本和物理IP这些和工艺紧密绑定的领域，新思在环球排名第一。

第四，EDA发展离不开并购扩展。
特殊是很多细分领域，自研的难度和本钱都太高，因此在自身产品和市场能力足够强大之后，可以接管和整合新公司和新技能，从而实现快速发展。

对付国产EDA来说，现在有着很好的发展机会。
国家十四五方案就明确提出重点打破包括EDA在内的工业软件。
2020年至今海内就成立了近50家EDA公司，也有4家在申请或者已经完成了IPO。

从上面发展的规律来看，肯定还会经历一波整合。
虽然很难直接做百口当链的完全方案，但可以从细分领域切入、从中低端制程切入，然后逐步迭代形成发展。

EDA支撑了百亿晶体管芯片的设计，也是对芯片家当至关主要的工业软件。
中国芯片要发展，一定离不开EDA软件超过式的进步。
相信EDA的黄金时期，立时就会开启。