（1.江苏省天下水谷与水生态文明协同创新中央，江苏 南京211100；
2.河海大学江苏省输配电装备技能重点实验室，江苏 常州213022；3.河海大学 物联网工程学院，江苏 常州213022）
摘 要：针对阵列旗子暗记数据采集系统设计哀求具有幅相同等、速率快、大数据量的特点，设计了一种基于FPGA的阵列旗子暗记数据采集系统。该系统以同步采样A/D转换器为核心，合营基于FPGA的掌握单元，完成128路阵列旗子暗记同步采样功能。同时采取88E1111作为网络PHY芯片，完成与上位机之间的千兆位UDP通信，实现大数据量高速传输功能。经测试，系统实现了对128路阵列旗子暗记的采集与传输，具有良好的幅度同等性、相位同等性以及快速、稳定的特点。
0 弁言
阵列旗子暗记处理是旗子暗记处理领域的一个主要分支，在雷达、声纳、无线通信等许多领域中有着广泛的运用[1]。个中，多通道同步采集与大数据量的高速传输是阵列旗子暗记处理中一个相称主要的环节。
现有的采集系统大多存在如下问题[2-5]：(1)通道路数较少，常日为几路或十几路，难以知足阵列旗子暗记多达上百路旗子暗记采集的需求。(2)数据传输速率较低，以以太网传输为例，大部分仍采取百兆传输速率，鲜有采取千兆乃至更高的传输速率，难以知足阵列旗子暗记大数据量的高速传输需求。(3)系统构造繁芜，须要多种处理器相互协作，对系统的设计、测试以及支配提出了很大的寻衅。
本设计较现有的阵列旗子暗记数据采集系统，在设计方案、通道路数以及传输办法等方面均有较大的改进，如系统所有逻辑、协议均在一片FPGA中实现，无需额外采取其他处理器，降落了系统的构造繁芜度；UDP传输协议采取Verilog硬件描述措辞进行硬实现，大幅提高了传输的速率和效率；AD采样电路采取同步采样AD芯片，确保了多通道之间的相位同等性；系统通道路数达到128路，能够知足阵列旗子暗记对通道路数的哀求。全体系统具有较好的通道间幅相同等性、较高的传输速率以及通道数较多等突出特点。本文先容了该数据采集系统的设计与实现方案。
1 系统总体设计
1.1 系统的设计思路
系统的设计紧张环绕以下三点展开：
（1）知足系统功能需求。紧张知足多通道、同步采集以及数据传输这三个功能需求。
（2）知足系统精度需求。紧张知足通道的分辨率、采样率、通道数的需求，知足系统幅度同等性和相位同等性的需求，以及知足多通道数据实时传输的需求。
（3）降落系统繁芜度。即在担保知足（1）和（2）的条件下，尽可能减少A/D转换芯片的个数以及减少处理器的个数。
1.2 系统的设计方案
系统整体事理图如图1所示。128路仿照旗子暗记经由滤波模块后，由A/D转换模块进行同步采样，将仿照旗子暗记转换为数字旗子暗记，该数字旗子暗记在掌握模块掌握下，通过网络传输模块、按照UDP协议在光纤中进行传输，从而实时上传到打算机中进行显示、存储以及处理等。掌握模块是系统的掌握中央，不仅完成A/D转换器的掌握，同时还完成数据旗子暗记的缓存、UDP传输协议实现以及网络传输芯片的掌握。
2 系统的硬件设计
2.1 滤波模块
滤波模块选用TI公司OPA4140搭建有源滤波器，对输入旗子暗记进行有源滤波，将输入的差分旗子暗记转成单端旗子暗记，同时完成与后端A/D转换模块的阻抗匹配。OPA4140是一款精密、低噪声、轨对轨输出的JFET放大器，适用于搭建有源滤波器及构建数据采集系统等。OPA4140电路如图2所示。图中仅展示了一个通道，其他通道相同。为了担保通道间的幅值同等性，所有电阻均选用0.01%精度。
2.2 A/D转换模块
通过对系统的采样率、分辨率、通道数以及同步性等哀求的剖析，终极选用TI公司的ADS8556作为A/D转换芯片。ADS8556是一款16位、6通道的同步采样A/D转换芯片，6个通道相互独立，通过外部转换旗子暗记，可进行并行采样、转换。本系统中输入共有128路，因此仅需22片芯片就可完成任务。将每片芯片的转换旗子暗记连接到一起，可以实现22片芯片的同步转换，担保了系统对相位同等性的哀求。
ADS8556既可以配置成并行接口，也可以配置成串行接口。本系统中有22片芯片，如果配置成并行接口，则与后级的掌握系统间接线繁芜，因此配置成串行接口。ADS8556详细配置如图3所示。图中仅展示了一个芯片的配置，其他芯片相同。
由于22片ADS8556同时事情，因此帧同步旗子暗记AD_Frame_Synch、转换同步旗子暗记AD_CONV_ABC、复位旗子暗记AD_RST、串行接口时钟旗子暗记AD_SCLK以及串行输入旗子暗记AD_SDI均22片共用，每片的数据输出SDO_A、SDO_B以及SDO_C均单独连接到后级的掌握系统。
2.3 掌握模块
为了降落系统的繁芜度，掌握模块选用FPGA实现。综合考虑到系统所需的管脚数量，FPGA核心板终极选用微雪电子公司的CoreEP4CE10型号。CoreEP4CE10是一款基于Altera公司EP4CE10F17C8N为主控芯片的核心板，板载Altera FPGA最基本电路，引出了所有的I/O资源，带有JTAG调试下载接口，同时采取2.0 mm排针，体积小，适宜作为核心板接入用户系统。
2.4 网络传输模块
网络传输模块紧张办理数据在光纤中高速传输的问题。考虑到系统对网络传输速率的需求以及系统设计的繁芜度，网络传输模块选用Marvell公司的88E1111芯片来实现。
88E1111是单片高性能千兆位以太网物理层芯片，可直接连接到光纤收发器。本模块采取88E1111和千兆单模SFP完成千兆位以太网光纤传输接口，与FPGA掌握系统MAC层接口采取GMII接口。
88E1111办理了以太网物理层传输问题，协议层在基于FPGA的掌握模块中通过Verilog HDL进行硬实现，提高了协议层的事情效率。
2.5 电源模块
清洁、稳定的电源模块是全体系统正常事情的根本，尤其是仿照部分。因此重点先容仿照部分电源设计。
本系统仿照电路部分须要±5 V和±7 V四种电压。为了知足系统的哀求，仿照电路部分的电源设计首选低噪声、高电源抑制比、低压降的线性稳压器。
本设计中采取TI公司的TPS7A49正电源线性稳压器和TPS7A30负电源线性稳压器。TPS7A49和TPS7A30是具有超低噪声、高电源抑制比、低压降的线性稳压器，输入电压可达到±36 V，输出可调节，且TPS7A49噪声可低至12.7 μVRMS，TPS7A30噪声可低至14 μVRMS。在担保输出稳定的同时，输出电容可选用陶瓷电容，较钽电容比较，可实现更小的PCB尺寸和更低的BOM本钱。TPS7A30与TPS7A49合营利用，可为运算放大器和A/D转换器实现更高的精度供应有力保障。
3 系统软件设计
3.1 系统掌握软件设计
系统整体掌握流程如图4所示，系统软件部分紧张包括：系统初始化、网络收发、A/D转换器掌握以及相互之间的折衷。
系统上电后，首先进行系统初始化配置，然后进入吸收命令等待状态。吸收到上位机从网络发来的启动命令后，实行任务1和任务2。系统所有代码全部基于Verilog HDL实现[6，7]，因此任务1和任务2是并行实行。任务1紧张完成A/D转换器的掌握、数据读取以及UDP网络传输协议的实现；任务2紧张是监听网络下行命令，吸收到停滞命令时，将停滞掌握旗子暗记通报给任务1，当任务1完成当前发送任务后，系统停滞。
ADS8556采取串行接口办法。首先将CONVST_x旗子暗记拉高并启动转换，然后检测到BUSY旗子暗记变为高电平，待检测到其低落沿时，拉低FS旗子暗记，则A/D转换数据在SCLK的上升沿输出，处理器可以在紧挨着的SCLK低落沿读取数据。数据开始于最高有效位。在FS拉低的同时，配置数据在SCLK的低落沿锁存，处理器在之前的SCLK的上升沿送出配置数据，同样，配置数据开始于最高有效位。
网络收发部分紧张完成UDP/IP协议的硬实现，详细包括传输层的UDP发送、UDP吸收，网络层的IP发送、IP吸收以及链路层的ARP发送和ARP吸收。UDP/IP协议规定了网络中数据传输的格式，根据规定的格式，通过Verilog HDL措辞，按照字节的先后顺序进行实现即可。
3.2 大略单纯幅相测试脚本编写
大略单纯幅相测试脚本采取Matlab进行开拓[8]，用于快速直不雅观判断系统是否具有较好的幅相同等性。
软件通过读取上位机保存的128通道数据，按通道进行处理后，借助Matlab中的imagesc函数进行显示。
关键脚本代码如下：
imagesc(abs(squeeze(DataBuf(1:30,1:100))));
title(′1-30通道数据幅相同等性剖析′);
xlabel(′样点数′);
ylabel(′通道号′);
saveas(gcf,′D:\ChannelCommonAnalysis1_30.bmp′,′bmp′);
4 系统测试与剖析
4.1 多通道幅相同等性测试
将128路仿照输入连接到一起，通过旗子暗记发生器产生一个正弦波旗子暗记，采集系统对该旗子暗记进行采集，通过光纤上传至上位机进行保存，然后借助大略单纯幅相测试脚本对数据前100个样点进行剖析。1-30通道幅相同等性检测结果如图5所示，同样可以剖析剩余的31到128通道。
由图5可以看出，系统具有较高的多通道幅相同等性。通过进一步打算，可以得出系统知足设计需求：通道间幅度同等性≤1 dB，相位同等性≤3°。
4.2 采集系统网络传输速率测试
上位机将采集系统设置为全速状态，通过Windows系统自带的网络监视工具来监视系统上传数据速率，可知系统网络传输速率可以稳定运行在600 Mb/s以上，知足阵列旗子暗记采集系统稳定、高速传输大量数据的需求。
5 结论
本文设计了一种以FPGA为核心，合营ADS8556和88E1111构成的多通道同步采集系统。借助FPGA的多路高速并行的上风，完成对ADS8556和88E1111的逻辑掌握，实现多通道同步采集和数据的高速稳定传输。
本系统通道数达到128路，同时通道间具有较好的幅相同等性，且能知足采集数据的高速实时传输哀求。
系统现已投入阵列旗子暗记水声方向的干系实际运用中，在地面功能测试、池塘验收测试以及多次海测中均运行正常。通过实践证明该系统完备知足阵列旗子暗记哀求的幅相同等性和数据高速稳定传输的哀求，具有较高的实用代价。
参考文献
[1] 张小飞，汪飞，陈伟华.阵列旗子暗记处理的理论与运用（第2版）[M].北京：国防工业出版社，2013.
[2] 杨博，张加宏，李敏，等.基于ARM的多通道数据采集系统[J].仪表技能与传感器，2015(2)：104-107.
[3] 孙晓杰.大数据量多通道实时高速采集系统的研究与开拓[D].北京：北京邮电大学，2015.
[4] 李攀.阵列旗子暗记同步采集系统的设计与实现[D].武汉：华中科技大学，2013.
[5] 王刚，王跃科，乔纯捷.基于以太网的阵列旗子暗记采集与处理系统设计[C].第十七届全国测控计量仪器仪表学术年会（MCMI'2007），中国福建厦门，2007.
[6] 夏宇闻.Verilog数字系统设计教程（第2版）[M].北京：北京航空航天算夜学出版社，2008.
[7] 吴继华，王诚.Altera FPGA/CPLD设计（根本篇）[M].北京：公民邮电出版社，2005.
[8] 李刚.MATLAB函数速查手册[M].北京：清华大学出版社，2011.
