[电路小常识篇]D型触发器电路_暗记_旗子

常见的D-触发器

常见的正向D-触发器事情事理较大略：当时钟旗子暗记从0变为1的时候，输出旗子暗记Q变为输入旗子暗记D的值。
重置旗子暗记R在正常事情时须要为1，如果重置旗子暗记R为0则输出旗子暗记Q为0。

范例的运用例如串行移位寄存器以及各种须要时钟周期的掌握电路中。
下图即为一个范例的D触发器的运用（扫描链）：

常见的扫描链(Scan Chain)运用

该电路的功能在于：假设我们有一个须要测试的芯片，里面有许多（例如，32个）可控输入旗子暗记（比如单片机的各种调试接口）。
那么在我们设计这些芯片上的输入端时，将所有旗子暗记接到片外是一个非常不经济的行为。
这紧张是由于芯片上的连接制作本钱很低（险些可以忽略不计），但是芯片内外的连接非常昂贵，须要各式各样的放大器以及保护电路，其余这些片外连接须要的芯片面积也不容小视。
因此，扫描链可以让我们轻松的实现只用3个片外旗子暗记（重置，输入以及时钟总线）来做到（理论上）任意多的芯片内可控输入。
当然，输入这些旗子暗记和这些旗子暗记的数量成正比（也即每一个时钟周期只能输入一个旗子暗记）。

举个例子，如果我们的须要的内部旗子暗记为（32比特）： 0011 1100 0011 1100 0011 1100 0011 1100 （最左侧为输出旗子暗记31， 最右侧为输出旗子暗记0），那么输入的办法即为：将输入设为0， 并且使时钟高下跳动2次； 然后输入设定为1，使时钟高下跳动4次 ... 以此类推。

那么在以上的运用中，有细心的读者可能会迷惑：为什么在一个时钟上升沿（也即在时钟由0变为1的同时）， 原来的输入只会到并行输出0，并行输出0只会到并行输出1， 而不会连续向下通报呢？

这就要从D-触发器的事理提及了。
大略地说， D-触发器“由时钟沿触发”的事理可以算作以下两个电路的结合：

D-触发器分解事理

前一部分电路可以理解成：当门旗子暗记为0时，许可输入旗子暗记D通过。
后一部分电路和前一部分类似- 当门旗子暗记为1时，许可输入旗子暗记D通过。
这样，如果我们将门旗子暗记连接到一起（也即时钟旗子暗记），该电路就变为了D-触发器。

那么， 这两组电路可以算作因此下示意图：

D-触发器示意图

我们把D-触发器想象成是两扇门，旗子暗记是一个可以在打开的门之间走动的小人，那么在时钟旗子暗记为低的时候，旗子暗记D1的小人可以通过第一扇门，但是无法通过第二扇门。
同理，当时钟旗子暗记为高的时候， 旗子暗记D1可以通过第二扇门，但是把稳， 此时新来的旗子暗记（旗子暗记D2）无法通过第一扇门了。
因此，在每次时钟上升的时候， 只有前一次的旗子暗记可以通过D-触发器，而后一次来的旗子暗记是无法通过的。
这种特性也使得D-触发器非常适宜作为可控旗子暗记通报模块。