由于STM32F4的缺货，换成了 NXP的LPC54608系列，出于韶光的缘故原由，外围电路直接复制，没有太多修正，制板回来后创造无法利用SWD调试口连接调试，目标板连接失落败，找不到目标芯片。于是丈量了SWD引脚的电平，创造 SWDCLK的电平正常情形下只有 0.5v旁边，这个电路在 ST上面验证是没有任何问题的，那么详细是什么缘故原由呢?
办理过程：以为是芯片焊接坏了，考试测验用 其他烧录办法连接，采取ISP烧录接口进行烧录，创造是可以正常烧录的，于是专门检讨了SWD调试电路。
SWD 引脚如果复用 GPIO数字引脚功能，在上电复位的时候，SWD引脚默认是 SWD调试口功能。
STM32F4系列的的SWD口中，SWCLK是默认下拉的，SWDAT是默认上拉的电路。
• PA14: JTCK/SWCLK in pull-down • PA13: JTMS/SWDAT in pull-up
之前的电路设计 STM32F4的电路中，采取 SWCLK数据引脚外接 10K下拉电阻到GND，SWDAT数据引脚上拉10K电阻到电源是可以正常调试的，由于这个设置和芯片内部的高下拉电阻是匹配的。
而新改版的设计中利用 LPC54系列的 SWD口的时钟和数据引脚默认输入都是上拉的。如果采取和STM32F4一样的SWD调试电路。就会造成 SWD口的 CLK引脚电平涌现和内部的上拉电阻分压的征象，进而造成芯片连接烧录不堪利的非常征象。因此，如果在 LPC54芯片上采取 SWD口调试的时候，须要将 CLK引脚的下拉电阻去掉。
LPC54的参考手册里面已经供应了SWD 调试引脚的参考上拉电阻(10k-100k的电阻都可以)，在LPC54里面的 SWD调试口，无论数据和时钟引脚都是上拉的，当然也可以不用外接上拉电阻，MCU上的 SWD引脚与外部的 SWD调试接口直接连接也可以。
总结，纵然是同样的 SWD电路，换了芯片厂家后，一定要仔细查看数据手册，把稳引脚内部的高下拉关系，这样就会防止涌现本文的非常征象。
