ETM全称是Extracted Timing Model，它的思想很朴素，便是会把每个port的timing信息都保留下来，block内部的信息一概不知。从外来看，一个ETM就像一个黑盒子，只能看到block的port。它保留了in到out的延时，并且还有clk到in的setup/hold require time。实在ETM模型就很像我们用的cell的lib，都是只能看到它们的pin或者port，所得到的delay信息都是黑匣子式的，内部详细的delay都是被隐蔽的。这种ETM模型的优点便是抽取速率快，但是缺陷是不太准。比如Top层接进来一条net，flatten来看是一条，但如果利用ETM，即是硬是把他打成两端来算delay，结果当然就有所偏差。其准确度大概在90%旁边。
第二种ILM是Interface Logic Model，它比较ETM来说，多保留了port到第一级reg的信息，包括所有net的信息及cell的信息，也便是in2reg和reg2out这些路径被保留下来给更高层级来用。而reg2reg的timing信息就被抽取出来，路径就不再保留。这样从top来看的话，可以看到block门口的那些cell和register，但是内部的cell就还是看不到。这种timing model抽取的速率比较ETM更慢，但准确度更高，一样平常可以到99%旁边。其余值得一提的是，ILM是支持SI剖析的，也便是说top层在用的时候可以剖析in/out线和阁下的线的crosstalk影响。在block内部，如果开启SI剖析模式，in/out net相邻的net也会被保留，纵然这些net属于reg2reg的path。
第三种HS是HyperScale model，它是primetime出的一种timing lib，仅能用在primetime这一种timing剖析工具中。它比较ILM，又多保留了一些东西，这些东西是in/out进来到第一级reg这条path的所有岔路支路信息，也是到一个reg为止。有点绕，什么意思呢？比如说一个block input port进来的旗子暗记线，可能经由一个二输入与门，然后连到reg上。HS会多保留那个与门的其余一个输入到产生这个旗子暗记的reg这一段信息。对付output也是类似。可想而知，HS的速率会更慢，准确度也会更高。其余，利用HS时还有一个top context的观点，这个context便是指block外的和block port相连的一些timing信息，便是说不仅仅top层在做timing剖析的时候可以用block的timing model，block层在做timing剖析的时候也可以看到top层的一些东西，一样平常也是port到第一级reg为止的信息。据synopsys官网所述，HS model+context可以担保timing剖析的准确度高达100%！
和flatten一样的效果！
好了，就这样简要先容一下吧，又是愉快的一天。
微信"大众年夜众号：伟酱的芯片后端之路
