2.2测试机台：
WAT自动测试须要利用特定的测试机台。紧张是Keithley 和 Agilent的测试机。测试机台分为测试机柜以及测试头。
2.3测试板卡：
WAT自动测试利用特定的测试板卡,通过测试头操作测试板卡进行测试。
WAT手动测试须要利用探针台，手动将测试探针扎到相应的测试PAD上。
2.4测试构造：
A. WAT是对特定的测试构造（testkey）做测试。测试构造（testkey）放置在划片槽内。由测试探针扎到测试PAD上进行测试。
B. 为担保测试同等性以及测试硬件的重复利用，器件构造（testkey）都是有统一的PAD数以及PAD间距。测试pattern放置在PAD间。详细的标准须要向各家FAB咨询。
2.5测试标准：
2.6测试项目：
A. WAT可以测试电流/电压/电阻/电容
B. FAB内紧张的测试项目：
2.7测试结果的剖析：
A. WAT测试项目可以分为正态分布项目和非正态分布项目。
B. 正态分布项目须要review Cpk，Cpk须要知足大于1.33。分布的差异来自于工艺造成的偏差。
C. 非正态分布项目须要剖析长期测试结果的同等性以及非常离散点的缘故原由。
3.WAT测试的意义：
A.表征产品器件速率 B.表示工艺能力 C.监控产线工艺颠簸 D.监控产线工艺非常
摩尔定律 集成电路的设计十分繁芜，动辄利用数百万到数十亿个逻辑门数量（gate count），每一个逻辑门和其他器件的电性参数必须同时达到标准，否则芯片可能无法正常运作。一片晶滑腻调皮常有数十到数万个芯片，保持制程的均一性相称主要。不但要监控关键的电性和物性，使其在全体晶圆的范围内达到一定标准（SPEC）；还得让每一片生产的晶圆都达到这一标准。因此必须引入统计制程牵制来完善质量监控[2]。 目前主流的生产系统是8英寸和12英寸[3]的工厂，12英寸晶圆较8英寸大了2.25倍，制程的掌握难度也更大；然而工厂把大的晶圆利用在高阶的制程，对掌握的哀求反而更高。由于工序相称繁复，从投片到产出可能包含近千个步骤，耗时一到三个月，必需利用制造流程（process flow）掌握各阶段制程的质量。 中国大尺寸硅片布局盘点 芯片在出厂前要进行各项检测，以确认全体生产流程能达到上述哀求。出厂检测包含器件电性参数的量测（Wafer Acceptance Test，WAT），WAT量测包含大多数利用器件的参数，如电阻器的阻值、MOS的栅极氧化层电容值、MOSFET的特性等。这些电性参数可以反应制程工艺是否正常，而节制工艺对电性的影响更是制程研发的关键。 WAT处于一个芯片制造的什么位置 首先，咱们得知道芯片的制造流程。关于芯片的制造工艺，大家都知道随着前辈技能节点的发展，目前芯片的制造工序已经达到上千道工序。而集成电路本身又是技能密集型和资金密集型的行业。以是，对付集成电路芯片制造的良率以及可靠性等内容，是集成电路制造厂以及干系家当链角色极为关注的内容。 参考简维廷等人编著的《半导系统编制造中的质量可靠性与创新》一书，咱们从可靠性以及良率的角度来看看WAT到底处于芯片制造流程中的哪一个环节。下图即为从质量与可靠性管理的角度来绘制的芯片制造紧张流程。 图片根据《半导系统编制造中的质量可靠性与创新》一书插图进行修正，赤色框线代表WAT所在位置 上图中赤色框线所代表的内容即为WAT。根据上述内容即可以创造，芯片制造流程的紧张干线为：原物料考验（Incoming Quality Assurance，IQA）、晶圆前段工艺（FEOL）监控、晶圆后段工艺（BEOL）监控、晶圆验收测试（Wafer Acceptance Test，WAT）、晶圆出货考验（Outgoing Quality Asurance，OQA）、晶圆良率测试（Chip Probing或Circuit Probing，CP）、芯片封装工艺监控、芯片终极测试（Final Test，FT）、芯片上板工艺监控（On-board Test）、系统级测试（System Level Test，SLT）和终端用户利用[4]。 主干线以上部分，是质量与良率（Yield）管理中须要用到的紧张系统和方法；主干线以下部分，则是可靠性管理事情中所要用到的紧张手腕及管理要点。 上图中的主干线便是将芯片的制造分割为这些紧张的过程，并且每个过程都有输出的参数，用于监控。主干线高下所列举的，是在每一阶段，质量与可靠性管理所须要用到的主要系统和方法。实际上，监控并不是越多越好、覆盖越广越好，一味地追求数据的完全性。由于任何生产都是须要考虑本钱的，而监控的数据越多，系统越繁杂，所须要投入的初始本钱和运营本钱也将越高。质量与可靠性须要的是更得当、更前辈的技能方法，能够帮助企业提升产品质量与可靠性的同时，达到提高本钱利润率的目的。 WAT是晶圆制造的一个主要站点，它是用来检测（也称考验）已经制造完成的晶圆上，各种器件的各方面电学性能（Electrical Performance）是否知足规格哀求。如果某些主要参数没有符合哀求，晶圆将会被报废，不会进入下一阶段。 WAT简介WAT testkey 晶圆上用于网络WAT数据的测试构造称为WAT测试构造（WAT testkey）[1]。WAT测试构造并不是设计在实际产品芯片内部的，由于设计在芯片内部要占用额外的芯片面积，而额外的芯片面积会增加芯片的本钱，芯片代工厂仅仅把WAT测试构造设计在晶圆上芯片（die）之间的划片槽（Scribe Line）。划片槽的宽度可以从最小的60μm做到150μm，芯片代工厂依据芯片切割机器（Die Saw）的精度哀求制订划片槽的宽度设计哀求，力求做到最小宽度及最小面积。 图 划片槽中的WAT测试构造 上图所示为划片槽中的WAT测试构造，图a是整块晶圆产品上的芯片，每一个小格子代表一颗芯片；图b是放大后的图形，可以看到芯片间的划片槽；图c是显微镜下的芯片划片槽，白色的方块区域是顶层金属窗口，常日称为封装金属窗口（Bonding PAD），WAT测试构造在PAD与PAD之间，很多不同的测试构造组成一组测试模组，芯片代工厂会给每组测试模组定义一个名称，每一片晶圆会包含很多这样的不同的WAT测试模组。 WAT测试在大多数情形下，都是利用晶圆切割道（Scribe Lane）上专门设计的测试构造（Test Pattern或Test Structure）完成的。通过这些测试构造的组合和测试结果的剖析，我们基本上可以监控到晶圆制造的每一道工序。但是某些分外的产品，如功率器件（Power IC），为了充分利用晶圆的面积，增加每片晶圆上晶粒的数目，会只管即便压缩切割道的面积，从而导致切割道太小，无法放置测试构造。当然，这类产品的制造工艺和电路设计一样平常都比较大略，以是不须要摧残浪费蹂躏面积设计测试构造，而是可以通过直接测试晶粒来完成WAT。对它们来说，WAT测试项目和良率测试项目是相同的，所谓的WAT只是预先抽样进行良率测试而已。有的时候乃至会选择不做WAT，直接进行良率测试。在切割道上不放置WAT测试构造的其余一个好处，是可以降落晶圆封装时的切割难度。对付采取90nm 以下前辈工艺制造的产品，切割道上测试构造的设计会影响晶圆切割质量的征象，已经成为众所周知的事情。在芯片与封装交互浸染的研究中，这也成为了一个主要的课题。液晶显示器驱动芯片（Liquid Crystal Display Driver，LCD Driver）是另一类不会在切割道上放置测试构造的产品。因其形状又长又窄，而又不能预先减薄晶圆，以是在整体考虑质量掌握的策略之后，常日会选择不在切割道上放置测试构造。实在，很多的案例也表明，繁芜的切割道测试构造设计，不仅会给封装切割带来困难，同时也会给晶圆的制造带来很多额外的风险。比如，由于负载效应（Loading Effect），切割道上大块的铜金属构造会导致附近晶粒边缘的铜线磨不屈均，而随意马虎涌现短路（Short）或者断路（Open）。以是在设计WAT测试构造的时候，要遵照一定的规则，同时也须要非常细心、谨慎[4]。 WAT测试构造常日包含该工艺技能平台所有的有源器件、无源器件和特定的隔离构造。例如,有源器件包括MOS晶体管、寄生MOS晶体管、二极管和双极型晶体管等，但是在标准的CMOS工艺技能中，仅仅把MOS晶体管和寄生MOS晶体管作为必要的WAT测试构造，而二极管和双极型晶体管是非必要的WAT测试构造。无源器件包括方块电阻、通孔打仗电阻、金属导线电阻和电容等。隔离构造包括有源区（AA）之间的隔离，多晶硅之间的隔离和金属之间的隔离。WAT参数是指有源器件、无源器件和隔离构造的电学特性参数[1]。 WAT测试是非常主要的，由于这是晶圆产品出货前第一次经由一套完全的电学特性测试流程，通过WAT数据来考验晶圆产品是否符合该工艺技能平台的电性规格哀求，以及工艺制造过程是否存在非常。 WAT数据有很多方面的用场，把它归纳为以下七大类： WAT测试类型WAT的测试类型按照温德通编著的《集成电路制造工艺与工程运用》可以分为如下8类。 WAT测试类型，根据温德通编著《集成电路制造工艺与工程运用》一书文本类容绘制的思维导图 上图紧张因此CMOS工艺技能平台为例。详细测试项的部分内容如下表所示。
来源：半导体工艺与设备
半导体工程师
半导体履历分享，半导体成果互换，半导体信息发布。半导体行业动态，半导体从业者职业方案，芯片工程师发展进程。
