文章目录
[+]
专利择要显示,本发明公开一种晶圆芯片多路并测装置及方法,该装置包括:至少两路并行的测试通路,每条测试通路用于测试一个晶圆芯片的两个PAD的物理连接是否正常,所有测试通路中的晶圆芯片的衬底相连接;所述测试通路包括:相连接的第一PAD和第二PAD,连接在测试仪地和第一PAD之间的测试仪电流源,连接在第二PAD和测试仪地之间的赞助测试单元;赞助测试单元用于天生所属测试通路的赞助参数。利用本发明方案,可以天生各测试通路的赞助参数,进而判断出非常测试通路的晶圆芯片,快速高效地打消各处非常测试通路的晶圆芯片。
本文源自金融界

(图片来自网络侵删)