首先我们知道，人类的技能水平永久是有限的，芯片在制造的时候必须要知足一定的规则才能制造出来。就比如一台光刻机，它的分辨率最低能到多少，我们gate length才能制造到多少一样。并且到了纳米级工艺的时候，芯片中的量子效应愈发明显，要担保电路的确定逻辑功能，就必须在物理上担保它的一些长度、宽度等规则才可以。这一系列制造的哀求是非常多的，要考虑的东西浩瀚如海，终极出来的芯片必须要全部知足这些制造哀求才可以。有任何一条不知足，流片都会失落败。不同的工艺节点，制造的规则哀求会不一样，比如老的工艺哀求某个线间距要大于1um，新的工艺哀求大于0.1um就可以了，这些规则是在随着工艺的进步不断迭代升级的。其余，不同的工厂出来的规则可能也不一样，每个工厂能若何制造自己的芯片属于高度机密，同一个工艺节点，比如说28nm，TSMC、Samsung可能会有不一样的设计规则。可能TSMC在哪里会哀求更松一点，Samsung在哪里哀求更严一点。由于他们的制造手段会有些许的差别，这些代工厂怎么能在制造规则给的最宽松的条件下，芯片的良率出来又最高，是它们机密中的机密，TSMC便是天下范围这些做的最好的，领先真的不是没有缘故原由的。
然后，那些研究芯片封装制造的工程师、研究芯片的科学家们、还有生产制造机台的厂商们、以及芯片代工厂，会同心协力做出来一份DRC手册或者deck文件给到我们后端工程师。这一份DRC手册，便是充当了我们后端设计与芯片制造的桥梁，它规定了我们在设计的时候就必须知足一定的哀求，工厂那边才能生产出来。以是这种手册要当作圣经来看。
有的人会认为先有DRC的哀求，才有制造，这个因果关系是不对的。比如我现在完备有能力制造出线间距最小为1um的两段金属线，但我定DRC的时候，我不一定会定1um，我可能为了良率的担保，定1.1um，给制造留一点裕量出来。要知道我们在设计软件里看芯片的电路金属线都是直来直去的，完美的数学意义上的直线，但真正造出来的芯片铁定不是这样，在电镜下的照片可以看到metal从来都是歪七扭八的，有的地方粗有的地方细，放大了看特殊丑。这种便是工艺带来的偏差。比如我现在虽然能造出一根10纳米宽的导线，但是有可能有的地方造出来便是特殊细，乃至断路，以是我的DRC可能就要定15纳米才可以。
APR的时候就要看DRC，而signoff的PV也有DRC检讨。GDS交出去的时候，DRC是必须必须担保没有任何violation才行。
微信"大众年夜众号：伟酱的芯片后端之路
