PHY芯片内部框图
上图里的灰色方框图里的便是PHY芯片内部模块图。 MAC器件通过MII接口来与PHY进行数据交流。 从图中可以看到向外发送数据和从外部吸收数据时PHY所要做的一些事情。 可以大略理解成：
向外部发送数据时， MAC通过MII向PHY传送数据， 这些数据通过编码等处理， 末了再转成仿照旗子暗记发送出去。
从外部吸收数据时，仿照旗子暗记先转成数字旗子暗记，再经由解码得到数据， 经由MII送到MAC。
PHY与MAC的通迅接口PHY与MAC的通过MII（Media Independ Interface)来通迅， 其事情内容包括：
数据接口， 有RX/TX两条独立的通道。
管理接口， 由时钟旗子暗记和数据旗子暗记组成， 可以用来掌握和监视PHY的事情。
在MII的根本上， 后来又有了：
RMII(Reduced Media Independant Interface)， 简化了MII， 比MII用的旗子暗记线更少。
GMII(Gigabit Media Independent Interface)， 即前兆的MII接口
RGMII (Reduced Gigabit Media Independent Interface)
iso7层模型
PHY与RJ45的连接PHY上有大量仿照器件， MAC是全数字器件， 现在的IC技能已经可以将PHY和MAC集成在单芯片内。
在外部， PHY外部连接RJ45接口， 常日在PHY和RJ45之间放置一个1：1的隔离变压器(Transformer)作为绝缘模块， 有几个考虑：
芯片事情时产生的旗子暗记传送到很远的地方会有较大的直流分量丢失如果PHY和RJ45直连， 电磁感应和静电很随意马虎造成芯片破坏电网环境不同造成连接两端的0V电平不一致， 导致很大的电流会从电势高的设备流向电势低的设备。以太网MAC功能和基本事理作为以太网设备的一部分，MAC是数据链路层的一个子层。 MAC卖力实行带冲突检测的载波侦听多路访问协议， 即CSMA/CD协议。 它完成以下功能：
把数据封装成帧， 包括对帧进行界定， 实现帧同步 对目的MAC地址和源MAC地址进行处理在与PHY发生传输缺点时对帧进行处理。对PHY进行掌握MII接口先容MII接口有18个旗子暗记线，所有旗子暗记名称都是从MAC层侧解释的，紧张包括四个部分。
一是从MAC层到物理层的发送数据接口，
二是从MAC层到物理层的吸收数据接口，
三是物理层与MAC层之间状态指示接口，
四是MAC层和物理层之间数据管理的MDIO/MDC接口。
MII接口的定义如图1所示：
MII接口定义
发送时钟（TX-CLK）
发送时钟是由PHY芯片供应并通报给MAC层的一个连接时钟旗子暗记。
TX-CLK旗子暗记向折衷子层供应了一个参考时钟，折衷子层将与该时钟旗子暗记同步驱动TXD，TX-EN和TX-ER旗子暗记，以进行数据发送和状态掌握。
TX-CLK事情于25MHz(对付100Mb/s网络操作)。
发送数据（TXD[3：0]）
这一组四个引脚用来通报MAC层芯片的半位元组（4位）发送数据，该数据在发送前将被位于介质上的PHY层芯片进行适当的编码。
当TX-EN不活动时RS给出的半位元组数据将被忽略。
发送使能（TX-EN）
该旗子暗记由MAC层芯片给出，用来表明TXD引脚上给出了有效数据，且运用PHY层芯片将其向网络介质上进行发送。
发送缺点（TX-ER）
该旗子暗记由MAC层芯片给出，用来向PHY层芯片表明所收到的旗子暗记流中有编码缺点。
在TX-EN处于活动状态的时候，如果TX-ER旗子暗记在一个或多个TX-CLK周期内处于活动状态，PHY将卖力通过天生一个既不是正常数据也不是定界符信息的任意编码，来在介质上天生一个无效的发送帧。
发送帧中缺点的相对位置不须要保留。其目的是为了担保吸收方的PHY总可以检测到帧中有缺点。
吸收时钟（RX-CLK）
吸收时钟是由PHY层芯片供应并向MAC层芯片传送的一个连接时钟旗子暗记。
RX-CLK旗子暗记向PHY层芯片供应了一个参考时钟，PHY芯片用它来同步驱动RXD，RX_DV和RX_ER旗子暗记，以向折衷子层回送从介质上译码得到的吸收数据和/或状态信息。
RX_CLK事情于25MHz（对付100Mb/s）或2.5MHz(对付10Mb/s)。该时钟是由PHY芯片从到来的数据流中规复出来的。
吸收数据（RXD[3：0]）
这一组四个引脚用于向MAC层芯片传送PHY芯片从介质上译码得到的吸收半位元组数据。当RX_EN不活动时给RS的半位元组数据将被忽略。
吸收数据有效（RX_DV）
该旗子暗记由PHY给出，用于向MAC表明RXD引脚上给出了从介质上译码得到的有效数据。RX_DV必须在第一个SFD半位元组之前给出，且必须在吸收帧CRC的末了一个半位元组之后立即撤销（在RX_CLK的下一个上升沿之前）。
吸收缺点（RX_ER）
该旗子暗记由PHY给出,用于向MAC表明在PHY从介质上吸收到的数据中检测到了一个编码缺点。它可能是一个造孽编码或者是其它PHY可以检测到的缺点，
这些缺点不可能被MAC层芯片检测到。在RX_DV处于活动状态的时候，如果RX_ER旗子暗记在一个或多个RX_CLK周期内保持活动，则PHY向RS表明在当前吸收帧的某处检测到了一个缺点。
当给出RX_ER旗子暗记且RX_DV处于不活动状态时，RXD[3:0]引脚的值表明是涌现了缺点载波事宜还是一个正常的包间间隔情形。
缺点载波事宜是一种由特定介质的PHY检测到的缺点，常日情形下是指在介质上检测到了一个缺点的帧头。吸收帧中缺点的相对位置将不被保留。
其目的是为了担保吸收方的RS/MAC总可以检测到帧中包含的缺点。
MAC上的MII实现应该在对帧进行重发时用RX_ER指示来驱动TX_ER,否则就须要其他方法来担保远真个吸收器总能检测到在帧中包含的缺点。一样平常情形下这涌如今多端口中继器或交流机实现中，在个中实现了重发过程，来确保在通过MII向PHY通报之前生一个无效的传输帧。
载波侦听（CRS）
CRS由PHY给出，用于表明发送或吸收介质处于活动状态，并且在发送和吸收介质都空闲时撤销。应把稳的是活动和空闲的定义是基于PHY是否检测到有效数据包。
对付某些特定的介质和相对应的PHY而言，纵然是在没有数据包时介质上仍有旗子暗记（换句话说，帧间空隙有相应的特定旗子暗记）。
CRS哀求在全体冲突期间给出。CRS和TX_CLK或RX_CLK没有同步关系。
上述因此太网事情于半双工模式的旗子暗记关系，在MII口事情于全双方式时不会有冲突也不必载波侦听，但为先容知识的完全性在此加以大略解释。
冲突（COL）
冲突由PHY给出，用于表明在介质上检测到了冲突状态，并且在冲突情形持续保持不变。COL和TX_CLK或RX_CLK没有同步关系。
如前所述当MAC与PHY事情于全双工办法该旗子暗记状态变得无意义。
管理数据时钟（MDC）
该时钟由MAC层芯片输出，并用于通过MDIO引脚从PHY中同步输入和输出数据。
管理数据输入输出（MDIO）
这是一个可以向PHY设备输入输出串行数据的双向旗子暗记,须要在MII之上给出了一个管理实体，一样平常在MAC芯片中实现，由管理实体给出的掌握和配置数据和MDC同步地在MDIO线上给出，并且被PHY同步采样。
由PHY给出状态信息，作为对管理实体读取管理寄存器要求的相应，和MDC同步地在MDIO线上给出，并且被管理实体同步采样。
下面给出了大略的MII接口的时序图：
MII接口的时序图
