1理论剖析
1.1 p-n结的光生伏殊效应根据p-n结光生伏殊效应，光生电流IL表示为：
式中，A为p-n结面积，q是电子电量，Ln、Lp分别为电子和空穴的扩散长度，J表示以光子数打算的均匀光强，α为p-n结材料的接管系数，β是量子产额，即每接管一个光子产生的电子一空穴对数。
在LED引脚式封装过程中，每个LED芯片是被固定在引线支架上的，LED芯片通过压焊金丝（铝丝）与引线支架形成了闭合回路，如图1。若忽略引线支架电阻，LED支架回路光电流即是芯片光生电流IL。可见，当p-n结材料和掺杂浓度一定时，支架回路光电流与光照强度I成正比。
1.2封装毛病机理
LED芯片受到堕落成分影响或熏染油污时，在芯片电极表面天生一层非金属膜，产生封装毛病。电极表面存在非金属膜层的LED芯片压焊工序后，焊接处形成金属一介质-金属构造，也称为隧道结。当一定强度的光照射在LED芯片上，若LED芯片失落效，支架回路无光电流流过若非金属膜层足够厚，只有极少数电子可以隧穿膜层势垒，LED支架回路也无光电流流过;若非金属膜层较薄，由于LED芯片光生电流在隧道结两侧形成电场，电子紧张以场致发射的办法隧穿膜层，流过单位面积膜层的电流可表示为
个中q为电子电量，m为电子质量，矗为普朗克常数，vx、vy、vz分别是电子在x、y、z方向的隧穿速率，T（x）为电子的隧穿概率。又任意势垒的电子隧穿概率可表示为
个中jin、jout分别是进入膜层和穿过膜层的电流密度，x指向为芯片电极表面到压焊点，为膜层中z方向任意点的势垒，E是垂直芯片电极表面速率为vx电子的能量。
图2为在电场f’浸染‘F芯片电极表面的势垒图，个中EF为费米能级，U为电子发射势垒。由图2，若芯片电极表面为突变结，其值为U0，光生电流在隧道结两侧形成的电场强度为F，电极表面以外的势垒为U0- qFx。取芯片电极导带底为参考能级E0（x=0），因而有x《0处，U（x）=0;x》0处，U（x）=U0- qFx，根据条件U（x）=E=U0- qFx2式中d为膜层厚度，V为膜层隧道结两侧电压。当LED芯片发生光生伏殊效合时，由式（7）可知，流过芯片电极表面非金属膜层的电流受到膜层厚度的影响，随着膜层增厚，流过膜层的电流减小，流过LED支架回路的光电流也将减小。
综上所述，引脚式LED支架回路光电流的有无或大小可以反响封装工艺中LED芯片的功能状态及芯片电极与引线支架的电气连接情形，因此，可以通过检测LED支架回路光电流达到检测引脚式封装工艺中芯片功能状态和封装毛病。
