首页 » 智能 » 交织型采样ADC的基本事理_不匹配_增益

交织型采样ADC的基本事理_不匹配_增益

落叶飘零 2024-12-04 23:19:19 0

扫一扫用手机浏览

文章目录 [+]

在当今的许多细分市场,交织型模数转换器(ADC)在许多运用中都具有多项上风。
在通信根本举动步伐中,存在着一种推动成分,使ADC的采样速率不断提高,以便支持多频段、多载波无线电,除此之外知足DPD(数字预失落真)等线性化技能中更宽的带宽哀求。
在军事和航空航天领域,采样速率更高的ADC可让多功能系统用于通信、电子监控和雷达等多种运用中——此处仅举数例。
工业仪器仪表运用中始终须要采样速率更高的ADC,以便充分精确地丈量速率更高的旗子暗记

首先,一定要准确地理解交织型ADC是什么。
要理解交织,最好理解一下实际发生的情形以及它是如何实现的。
有了基本的理解后,再谈论交织的好处。
当然,我们都知道,天下没有免费的午餐,因此须要充分评估和验证交织型采样干系的技能难点。

交织型采样ADC的基本事理_不匹配_增益 智能

关于交织

若ADC为交织型,则两个或两个以上具有固定时钟相位差关系的ADC用来同步采样输入旗子暗记,并产生组合输出旗子暗记,使得采样带宽为单个ADC带宽的数倍。
利用m个ADC可让有效采样速率增加m倍。
为简便起见并易于理解,我们重点稽核两个ADC的情形。
这种情形下,如果两个ADC的每一个采样速率均为fS且呈交织型,则终极采样速率为2× fS。
这两个ADC必须具有确定的时钟相位差关系,才能精确交织。
时钟相位关系由等式1给出,个中:n是某个特定的ADC,m是ADC总数。

(1)

举例而言,两个ADC采样速率均为100 MSPS且呈交织型,因此采样速率为200 MSPS。
此时,等式1可用来推导出两个ADC的时钟相位关系,如等式2和等式3。

(2)

(3)

把稳,如果已知时钟相位关系,便可确定不同量化值的组合输出。
图1以图形解释时钟相位关系,以及两个100 MSPS交织型ADC的样本构造。
把稳180°时钟相位关系,以及样本是如何交织的。
输入波形也可由两个ADC进行采样。
在这种情形下,采取经由2分频的200 MHz时钟输入,并所需的时钟相位发送至每个ADC,便可实现交织。

图1.两个交织型100 MSPS ADC—基本事理图。

此观点还可以另一种办法表达,如图2所示。
通过将这两个100 MSPS ADC以交织办法组合,采样速率便能增加至200 MSPS。
这样每个奈奎斯特区可以从50 MHz扩展到100 MHz,使事情时的可用带宽翻倍。
增加的事情带宽可为多个市场领域的运用带来诸多上风。
无线电系统可以增加其支持的频段数;雷达系统可以增加空间分辨率;而丈量设备可以实现更高的仿照输入带宽。

图2.两个交织型100 MSPS ADC—时钟和样本。

交织的上风

交织构造的上风可惠及多个细分市场。
交织型ADC最大好处是增加了带宽,由于ADC的奈奎斯特带宽更宽了。
同样,我们举两个100 MSPS ADC交织以实现200 MSPS采样速率的例子。
图3显示通过交织两个ADC,可以大幅增加带宽。
这为多种运用处景产生了诸多收益。
就像蜂窝标准增加了通道带宽和事情频段数一样,对ADC可用带宽的哀求也越来越高。
此外,在军事运用中,须要更好的空间识别能力以及增加后端通信的通道带宽,这些都哀求ADC供应更高的带宽。
由于这些领域对带宽的哀求越来越高,因此须要准确地丈量这些旗子暗记。
因此,为了精确地获取和丈量这些高带宽旗子暗记,丈量设备也须要更高的带宽。
很多设计中的系统哀求实在领先于商用ADC技能。
交织型构造可以填补这一技能差距。

图3.两个交织型ADC——奈奎斯特区

增加采样速率能够为这些运用供应更多的带宽,而且频率方案更轻松,还能降落常日在ADC输入端利用抗混叠滤波器时带来的繁芜性和本钱。
面对这些上风,大家一定想知道须要为此付出什么代价。
就像大多数事情一样,天下没有免费的午餐。
交织型ADC具有更高的带宽和其他有用的上风,但在处理交织型ADC时也会带来一些寻衅。

交织型ADC的寻衅

在交织组合ADC时存在一些寻衅,还有一些把稳事变。
由于与交织型ADC干系的毛病,输出频谱中会涌现杂散。
这些毛病基本上是两个正在交织的ADC之间不匹配。
输出频谱中的杂散导致的基本不匹配有四种。
包括失落调不匹配、增益不匹配、时序不匹配和带宽不匹配。

个中最随意马虎理解的可能是两个ADC之间的失落调不匹配。
每个ADC都会有一个干系的直流失落调值。
当两个ADC交织并在两个ADC之间来回交替采样时,每个连续采样的直流失落调会发生变革。
图4举例解释了每个ADC如何具有自己的直流失落调,以及交织输出如何有效地在这两个直流失落调值之间来回切换。
输出以fS/2的速率在这些失落调值之间切换,将导致位于fS/2的输出频谱中产生杂散。
由于不匹配本身没有频率分量,并且仅为直流,因此涌如今输出频谱中的杂散频率仅取决于采样频率,并将始终涌如今fS/2频率下。
杂散的幅度取决于ADC之间失落调不匹配的幅度。
不匹配值越大,杂散值就越大。
为了尽可能减少失落调不匹配导致的杂散,不须要完备肃清每个ADC中的直流失落调。
这样做会滤除旗子暗记中的所有直流身分,不适宜利用零中频(ZIF)架构的系统,该架构旗子暗记身分繁芜,DC量实际是有用旗子暗记。
相反,更得当的技能是让个中一个ADC的失落调与另一个ADC匹配。
选择一个ADC的失落调作为基准,另一个ADC的失落调设置为尽可能靠近的值。
失落调值的匹配度越高,在fS/2产生的杂散就越低。

交织时要把稳的第二个不匹配是ADC之间的增益不匹配。
图5显示了两个交织型转换器之间的增益不匹配。
在这种情形下,有一个不匹配频率分量。
为了不雅观察这种不匹配,必须向ADC施加旗子暗记。
对付失落调不匹配,无需旗子暗记即可查看两个ADC的固有直流失落调。
对付增益不匹配,如果不存在旗子暗记,就无法丈量增益不匹配,因而无法理解增益不匹配。
增益不匹配将会产生与输入频率和采样速率干系的输出频谱杂散,涌如今fS/2 ± fIN处。
为了最大程度地降落增益不匹配引起的杂散,采取了与失落调不匹配类似的策略。
选择个中一个ADC的增益作为基准,另一个ADC的增益设置为尽可能靠近的值。
每个ADC增益值的匹配度越高,输出频谱中产生的杂散就越小。

接下来,我们必须磋商两个ADC之间的时序不匹配。
时序不匹配有两个分量:ADC仿照部分的群延迟和时钟相位偏差。
ADC中的仿照电路具有干系的群延迟,两个ADC的群延迟值可能不同。
此外还有时钟相位偏差,它也包括两个分量:各ADC的孔径不愿定性和一个与输入各转换器的时钟相位精度干系的分量。
图6以图形解释ADC时序不匹配的机制和影响。
与增益不匹配杂散相似,时序不匹配杂散也与输入频率和采样速率呈函数关系,涌如今fS/2 ± fIN处。

为了尽可能降落时序不匹配引起的杂散,须要利用得当的电路设计技能使各转换器仿照部分的群延迟恰当匹配。
此外,时钟路径设计必须只管即便同等以使孔径不愿定性差异最小。
末了,必须精确掌握时钟相位关系,使得两个输入时钟尽可能相差180°。
与其他不匹配一样,目标是只管即便肃清引起时序不匹配的机制。

末了一个不匹配可能最难明得和处理:带宽不匹配。
如图7所示,带宽不匹配具有增益和相位/频率分量。
这使得办理带宽不匹配问题变得更为困难,由于它含有其余两个不匹配参数的分量。
然而,在带宽不匹配中,我们可在不同的频率下看到不同增益值。
此外,带宽具有时序分量,使不同频率下的旗子暗记通过每个转换器时具有不同的延迟。
出色的电路设计和布局布线实践是减少ADC间带宽失落配的最好方法。
ADC之间的匹配越好,则产生的杂散就越少。
正如增益和时序不匹配会导致在输出频谱的fS/2 ± fIN处产生杂散一样,带宽不匹配也会在相同频率处产生杂散。

图4.失落调不匹配

图5.增益不匹配

图6.时序不匹配

图7.带宽不匹配

现在我们已经谈论了交织ADC时引起问题的四种不同的不匹配,可以创造有一个共性。
四个不匹配中有三个会在输出频谱的fS/2 ± fIN处产生杂散。
失落调不匹配杂散很随意马虎识别,由于只有它位于fS/2处,并可轻松地进行补偿。
增益、时序和带宽不匹配都会在输出频谱的fS/2 ± fIN处产生杂散;因此,随之而来的问题是:如何确定它们各自的影响。
图8以大略的图形办法辅导如何从交织型ADC的不同不匹配中识别杂散来源。

图8.交织型不匹配的相互关系

如果只是稽核增益不匹配,那么它便是一个低频(或直流)类型的不匹配。
通过在直流附近实行低频增益丈量,然后在较高的频率处实行增益丈量,可将带宽不匹配的增益分量与增益不匹配分离。
增益不匹配与频率无函数关系,而带宽不匹配的增益分量与频率呈函数关系。
对付时序不匹配,可以采取类似的方法。
在直流附近实行低频丈量,然后在较高的频率下实行后续丈量,以便将带宽不匹配的时序分量与时序不匹配分离。

结论

最新通信系统设计、尖端雷达技能和超高带宽丈量设备彷佛始终领先于现有的ADC技能。
在这些需求的推动下,ADC的用户和制造商都费尽心机,试图跟上这些需求的步伐。
与提高范例ADC转换速率的传统办法比较,交织型ADC可以更快的速率实现更宽的带宽。
将两个或更多ADC交织起来,可以增加可用带宽,并以更快的速率知足系统设计哀求。
然而,交织型ADC并非没有代价,ADC之间的不匹配不容忽略。
虽然不匹配确实存在,但理解实在质及如何精确处理它们,设计职员就能更加明智地利用这些交织型ADC,并知足最新系统设计不断增长的哀求。

参考文献

Had、Jim、Mark Looney和Rob Reeder。
“推动多通道模数转换器技能发展。
”《仿照对话》,第39卷第5期,2005年5月。

作者简介

Jonathan Harris是ADI公司高速转换器部(北卡罗来纳州格林斯博罗)的一名产品运用工程师。
作为一名产品支持运用工程师,他在射频业拥有超过七年的履历。
Jonathan拥有奥今年夜学电子工程硕士学位和北卡罗来纳大学夏洛特分校电子工程学士学位。
平时喜好移动音频、nitro RC、大学橄榄球,以及陪伴两个孩子。

版权声明: 本站内容除特殊声明的原创文章之外,转载内容只为通报更多信息,并不代表本网站赞许其不雅观点。
转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。
本站采取的非本站原创文章及图片等内容无法逐一联系确认版权者。
如涉及作品内容、版权和其它问题,请及时通过电子邮件或电话关照我们,以便迅速采纳适当方法,避免给双方造成不必要的经济丢失。
联系电话:010-82306116;邮箱:aet@chinaaet.com。

标签:

相关文章

骁龙6s Gen3表现怎么样?_焦点_收集

在制造工艺上,骁龙6s Gen3连续沿用了6nm工艺,这与骁龙695芯片保持同等。进一步剖析两款处理器的共同点,我们创造它们在CP...

智能 2024-12-08 阅读0 评论0

SOT25封装的 HK24C02_电路板_测试

一、序言  由于须要在工程设计中利用 24C02存储电路板的参数,前几天测试了这款不须要单独擦除命令的 EEPROM,HK24C0...

智能 2024-12-08 阅读0 评论0