该文档适用于隔离开关电源以及带隔离开关电源的隔离 RS485/422，隔离 CAN。川土料号如下：
料号 功能描述 封装
CA-IS3105W 0.65W 隔离电源 SOIC16(W)
CA-IS3090W 带集成隔离电源的 0.5Mbps 隔离 RS422 接口 SOIC16(W)
CA-IS3096W 带集成隔离电源的 10Mbps 隔离 RS422 接口 SOIC16(W)
CA-IS3092W 带集成隔离电源的 0.5Mbps 隔离 RS485 接口 SOIC16(W)
CA-IS3098W 带集成隔离电源的 10Mbps 隔离 RS485 接口 SOIC16(W)
CA-IS3090T 带集成隔离电源的 0.5Mbps 隔离 RS422 接口 SOIC20(T)
CA-IS3096T 带集成隔离电源的 10Mbps 隔离 RS422 接口 SOIC20(T)
CA-IS3062W 带集成隔离电源的 1Mbps 隔离 CAN 接口 SOIC16(W)
初次级 VCC 对地电容的 PCB 设计隔离电源在事情时，芯片的 V CC 和地有比较大的尖峰电流。为了持续供应这种电流，常日的做法是在供电的入口处放置电容，一个 10μF 旁边的电容，滤除低频噪声；一个 0.001-0.1μF 的电容，用于滤除叠加在电源线上的高频互换滋扰。但并不是利用的电容容量越大越好，由于实际的电容并不是空想电容。实际的电容由于存在寄生参数，可等效为串联在电容上的电阻和电感。放置在隔离电源芯片供电管脚旁的高频电容的浸染有两种：
1> 储能，及时补充芯片在高速事情时所须要的尖峰电流，防止输入侧电压跌落。
2> 去耦，滤除沿电源线传到过来的高频滋扰。
去耦电容的摆放位置非常关键，如果摆放位置不合理，会失落去去耦效果。其原则是：靠近电源的引脚，并且电容的电源走线和地线所包围的面积最小。当几个电容并联时，小容量电容的去耦半径更小，应尽可能最靠近芯片引脚。输入侧 VCC 及输出侧 V ISO 的储能电容及耦合电容位置，放尽可能摆放在靠近芯片的引脚处，以减少环路面积和 PCB 走线的寄生电感。最靠近芯片的电容到芯片引脚的间隔，应掌握在 2mm 以内。如图 1 和图 2 所示。
当须要在供电电源线和地线上放置过孔时，过孔的摆放位置应在电容相对付芯片引脚的外侧，而非放置在电容和芯片之间，减少过孔寄生电感的影响，如图 3 和图 4 所示。如果 PCB 空间许可，可以多放置几个过孔，过孔的寄生电感相称于并联，进一步减少过孔的寄生电感带来的影响。
下面以 CA-IS3062W 为例，先容隔离开关电源供电管脚旁的电容摆放位置和 PCB 走线。CA-IS3062W 是集成隔离电源的 CAN 收发器，其引脚如图 5
个中 11 引脚 V ISO 和 16 引脚 V ISO 均为隔离电源输出，运用时需把这两个引脚连接到一起。由于芯片内部隔离电源模块在封装焊线时间隔 15 和 16 引脚线最短，在摆放 VISO 和 GND2 之间的电容时，推举只管即便放置在靠近 15 引脚GND2 和 16 引脚 VISO，如图 7；不推举摆放在靠近 10 引脚和 11 引脚，如图 6。
改进 EMI 辐射滋扰
当 PCB 的两旗子暗记层存在面积覆铜交叠时，就会形成一个电容。这种拼接电容，分布电感极低，高频特性比较好，可以覆盖较宽的频率。利用这用拼接电容，可以用来改进 EMI 的辐射滋扰，下面是 4 层 PCB 的一种布线方法。4 层 PCB 的中间两层加入 VCC 和 V ISO 铜箔，以增加其对 GND1 寄生电容；GND1，GND2 交叠电容，改进 EMI 效果明显，应把稳 GND1 和 GND2 的 PCB 层间间隔，一样平常应大于 0.4mm。
