系统级芯片的系统级测试若何提高SoC芯片质量？_测试_芯片

传统的半导体测试常日由自动测试设备（ATE）实行，但工程师们更方向于额外的后期测试。
为了在终极产品组装之前创造设计问题，工程师须要在系统环境中测试片上系统（SoC）。

“系统级测试（SLT）供应了一个大容量的环境，可以同时测试硬件和软件，并找到小批量工程测试中难以创造的设计缺点。
”泰瑞达（Teradyne）SLT系统架构师Peter Reichert表示。

虽然SoC上的可测性设计（DFT）根本架构能够供应测试向量，并尽可能缩短测试周期，但重点逐渐转移到由CPU软件实行的测试上。
这与终极测试后的全新系统级测试插入非常吻合。

IC的测试始终处于奇妙的平衡中。
一方面，须要对出厂产品的质量提出更高的哀求，并只管即便减少退货率，最大限度地提高客户满意度。
另一方面，必须尽可能降落测试本钱。

这常日意味着对实行某些测试点进行一些计策性的洗牌。
传统上，有三个插入点：在晶圆离开晶圆厂之提高行晶圆接管测试（WAT）；在晶圆分拣时，在晶圆切片之前；并在终极测试中，在设备打包后。

具有高故障率的测试应在晶圆分类之前尽早完成，以确保额外资金不会花在制造将被扔掉的零件上。
但是，也可能有机会以最低的插入本钱实行高产量测试，由于报废设备的可能性很低。

对付SoC或任何可以实行软件的设备，额外的SLT插入逐渐受到重视。
SLT在系统环境中测试芯片，个中包括运行在软件中实现的测试并在芯片的CPU上运行的能力。

“由于工艺节点的缩小，工程师们看到了更高的毛病率，”Teradyne SLT营销总监Paul Klonowski表示。
此外，“随着功能更高的设备变得越来越小，封装变得越来越繁芜。
晶圆测试和封装测试逐渐难以知足哀求，系统级测试变得越来越主要。
”

逻辑芯片测试包含两种类型的测试，即功能测试和参数测试，包括对电流和电压等参数的测试。
为了最大限度降落测试本钱，利用芯片内的专用硬件实行功能测试。
这种DFT根本构造许可将测试向量直接应用于内部电路。
在芯片被适当计时后，结果被发送到输出端进行评估。

为了保持硅的低本钱，输入向量和输出结果经由扫描录入录出。
结果不是直接输出的，而是被压缩成一个署名。
通过将该署名与预期署名进行比较，可以判断出测试结果是通过还是故障。

这么做的目的是将尽可能多的测试打包到尽可能少的向量中。
这种做法效率更高，许可在最短的韶光内实现更高的测试覆盖率，使测试本钱保持在一定范围内。

然而，须要把稳的是，这种测试与芯片在系统中的事情办法不同。
可能永久不会同时利用的多个模块可以同时进行测试，以减少向量的数量。
因此，从目标系统的角度来看，测试模式使设备处于非自然状态，以至于测试期间的功率曲线比所谓的“任务模式”要高得多。

通过CPU上实行的软件驱动测试使设备保持自然状态，但它不具有扫描向量的效率和测试密度。
但其可许可测试特定用例，尤其是SoC中多个模块交互的极度用例。

几十年来，随着技能不断发展演进，逐渐产生了基于向量的测试。
它利用电路内特定点的勉励和不雅观察，扫描链许可直接访问这些点。

因此，传统的向量天生为每个点确定激活目标状态所需的内容，然后确定所需的输出该当是什么。
然后，努力组合尽可能多的向量，以减少总体数量，从而减少测试韶光。

软件驱动的测试则大不相同。
CPU无法像扫描链那样直接访问内部电路，因此这与其说是确认特定电路是否正常事情，更多的是关于实行真实场景，以确认芯片总体上是否按预期运行。

之以是选择这些场景，是由于它们估量会给芯片带来更大的压力。
或者，其目的可能是在极度电压或温度条件下运行测试，以确保芯片在这些条件下按预期事情。

这意味着，常日，SoC设计团队须要决定实行哪些测试以及如何实行这些测试。
实际上，一些软件测试可能会在芯片构建之前在芯片验证期间运行，常日用于仿真期间。

与在位或向量级别运行的较低级别测试不同，这些测试在C措辞级别运行，并针对SoC中的CPU进行编译，“软件驱动的测试常日比在ATE中更随意马虎创建，由于它涉及标准操作步骤，您可以在现场的设备中看到这些步骤。
”Klonowski表示。
有硬件初始化，有内存演习，有启动操作系统，将设备置于就寝和低功耗模式，实行高负载操作，并根据基准进行检讨。
但是，您实际上是在像在运用程序中一样操作设备，然后对它们运行这些不同的操作测试。

便携式测试和勉励标准（PSS）供应了一种天生测试的方法，这些测试可以移植到任何验证节点、硅启动测试或大批量商业测试。
PSS有助于促进重复利用。

Cadence产品管理组总监Moshik Rubin表示，一些测试可以在多个目标平台上重复利用，例如仿照或仿真。
“天生的测试可以很随意马虎地移植到硅后验证和制造测试中。
”

但这种重用可能并不像现在这样普遍。
“我见过硅前验证方面的团队进行定向测试或集成软件测试，”Synopsys的科学家Filip Thoen表示。
“你看到人们在做硅唤醒的硅后验证。
我见过团队开拓人工测试套件来强调芯片以优化产量。
然后，您仍旧须要为开拓板开拓软件，或者您将开拓诊断。
而且所有这些频谱都没有重复利用，这是一个巨大的摧残浪费蹂躏。
”

例如，在仿真期间完成的SoC软件测试可以重新用于SLT。
“加载到仿照器中的内容可能与终极软件不完备相同，”Thoen称。
“[用于仿真与测试]必须自定义的是设置外部环境的驱动程序。
”

虽然测试的重点是软件，但仍可能须要一些硬件考虑成分，以得到测试结果和检讨芯片特性以进行诊断。

很随意马虎想到一个软件定义的测试仅仅由于“没有出错”而通过。
但更范例的测试会探求一些特定的结果，并且该结果须要通报到某个地方的输出。

一些这样的测试可能会自然地在输出引脚上显示结果（例如，大概，内存端口上显示的内存地址）。
但情形每每并非如此，因此须要一些其他方法来产生内部结果。

供应更多输出细节的一种方法是利用芯片内部的扫描链构造。
这表明芯片在这种紧张功能模式下与测试模式之间存在一些相互浸染。
但背景也有助于理解为什么某些事情失落败了。

“如果我将软件加载到处理器上，软件就会运行，并且我会得到通过/故障回答，”Advantest平台扩展经理Klaus-DieterHilliges阐明说。
“我只是跑了一个黑匣子。
我很难让它发挥浸染，由于我对正在发生的事情险些没有可不雅观察性。
我们必须能够吸收跟踪跟踪信息，以不雅观察功能测试实行。
如果你去Cadence，Breker或其他自动天生此类功能测试用例的EDA公司，你可以看到在实行测试时发生了什么。
”

此外，当代工艺节点上的许多芯片还包含传感器和监视器。
在发生故障时，这些电路可能会供应有关故障发生条件的宝贵线索。
因此，出于诊断目的，还该当有一种方法来获取这些传感器旗子暗记并将其与结果一起发送出去。

“有一个DFT接口，就像JTAG一样，我可以去一个传感器集线器，我可以读取它来获取这个或那个信息，”Hilliges指出。
“这些传感器常日可以通过嵌入式软件访问。
如果我运行一个功能测试，那么它可以读取内部接口。
”

然而，只管如此，利用软件驱动的测试来量化你正在测试的内容还是很困难的。
“这是SLT的一个巨大寻衅。
没有好的方法来评估您的故障覆盖范围，”Reichert称。

软件驱动测试的全部意义在于关注系统环境中可能发生的场景。
在传统的终极测试插入之后，正在对一些繁芜的芯片进行较新的测试类型。

这种SLT插入在与用于晶圆分类或终极测试的测试仪完备不同的测试仪上运行。
“测试板常日非常类似于运用板或终极用场板，这些板将在现场看到，”Klonowski认为。
“你实际上是在测试设备，由于它将在现场运行。
”

Teradyne的Reichert表示赞许这一不雅观点。
“这是真正的功能模式，而不是测试模式。
芯片上的热模式、时钟噪声或电源噪声等成分在测试模式下与实际操作不同。
这是一个机会，可以创造芯片中的其他故障，这些故障在正常的构造ATE测试中可能无法得到。
”

在某种程度上，SLT已经存在了一段韶光。
但在过去，SLT是利用处理较小体积的较小测试仪完成的，并且没有足够的可用空间来容纳大容量测试所需的测试职员数量。

“在数量急剧增加并且SKU数量急剧增加之前，这一贯运作良好，”Advantest技能和计策副总裁KeithSchaub表示。
“但是硅工艺节点急剧缩小，这使得热问题变得更加严重，并使SLT变得更加主要。
以是现在我们须要一些真正值得HVM（大批量生产）的东西。
”

虽然这些测试设备可能比标准测试设备更昂贵，但它们也可以并走运行数百个站点。
与终极测试不同，一些SLT测试设备可以独立或“异步”在每个站点上运行测试，而不是同步运行。
因此，如果设备涌现故障，理论上可以将其弹出并更换为新设备进行测试，而无需等待其“行列步队”中的所有其他设备完成测试。
乃至可以同时在两个不同的芯片上运行测试，从而在它们之间划分站点。

但是，每个单独的站点并不是完备独立的。
有些测试设备带有一定数量的站点板或盒子。
这些电路板作为一个整体插入和移除。
这些站点仍旧自走运行测试，但板上的所有站点都同时启动。
如果一个提前失落败，它必须等到全体电路板完成才能被移除。
但这比等待数百个单位完成的限定要小得多。

这种独立的特性许可根据测试的进行办法为每个设备供应更灵巧的流程。
“异步测试站点许可在线时进行容错和修复，”Klonowski指出。

异步测试，加上大量的站点，使插入本钱更低。
虽然晶圆分类和终极测试试图最大限度地减少每微秒的测试韶光，但SLT测试可能会运行几分钟。
Klonowski表示：“系统中有数百个站点，每个站点的总体本钱更低，从而延长了测试韶光。
”

与早期的测试插入不同，至少从实行向量的角度来看，SLT常日不会显式利用扫描测试根本构造。
运行在CPU上实行的测试要自然得多，而软件定义的测试非常适宜这种描述。
出于报告目的，可能仍旧与内部测试和传感器根本构造有一些连接，但启动测试的是CPU。

如有必要，如果测试职员支持，仍旧可以运行标准向量。
“SLT测试设备可以配备运行扫描，”Klonowski称。
“事实上，鉴于较低的每秒测试本钱和SLT系统供应的高并行度，基于SerDes的扫描是最有可能移植到SLT的ATE测试候选项之一。
配备SLT测试仪来运行扫描须要特定于扫描的硬件和仪器。
”

主要的是要强调，只管有SLT名称，但这不是对实际系统的测试。
这是在芯片发货用于构建系统之前，在系统环境中对芯片进行的测试。
它是芯片制造流程的一部分，而不是系统制造流程。

虽然额外的测试插入常日伴随着本钱增加，但增加本钱较低的SLT插入可能有助于降落总体测试本钱。

向量测试可以在晶圆分类或终极测试中运行，因此软件定义的测试彷佛可以在这些插入和SLT中运行。
那么，运行它们的精确位置是什么？

首先，从实际上讲，软件定义的测试须要访问存储器，这在用于晶圆分类的标准探针卡上常日不可用，尤其是多站点探针卡。
“假设你买了一些内存芯片，并试图弄清楚如何让其靠近ASIC，”Schaub阐明说。
“你打算怎么做呢？客户已经考试测验过，但没有成功。
”

若不处理全体晶圆则更随意马虎实现。
“他们已经想出了如何在终极测试中让它发挥浸染，”他补充道。

撇开测试根本架构不谈，产量期望或履历可以帮助确定应在哪里运行不同的测试。
“如果找到一个高故障率测试，并把这个测试交给晶圆测试，”Klonowski表示。
“如果这是一个非常高收益的测试，则考试测验在系统级测试中进行，由于这是每个站点测试本钱最低的地方。
”

随着产品的成熟，测试可能会在插入之间来回移动，以优化产量和本钱。
但公司正在从向量转换为软件的大略方法中受益，反之亦然。
因此这些测试可以轻松移动。
“如果你确实创造这些软件测试失落败，并希望能够快速将其转化为向量，将其从SLT推回到终极测试，”Schaub称。

SLT插入并非对每个芯片都适用，而是更适用于那些对质量哀求高的市场中面向系统的芯片。

“终极用户对质量哀求越来越高，从而导致某些用户表示，‘通过SLT，可以创造以往在标准ATE中找不到的缺点，’”Klonowski称。

在测试过程中的外部环境很主要的情形下尤其如此。
在SLT期间，温度和电压可以按站点进行掌握，因此这是确保芯片在所有条件下都能正常运行的低本钱方法。

特殊是这三个市场对SLT的需求，包括智好手机、汽车和高性能打算。
这些市场由于各种缘故原由，将在不同的测试条件下利用SLT。

手机芯片常日会在室温下进行测试。
这些大批量芯片的SLT插入旨在最大限度担保高质量，以尽可能减少设备退货。

汽车芯片哀求更高，需利用自动温度掌握。
这些芯片须要在-40°C至150°C的温度范围内进行测试，以确保芯片能够在安全关键型系统中承受这些极度环境。

另一方面，用于高强度打算的芯片制造商紧张关注的是确保其芯片在测试过程中不会过热。
因此，目标不是测试现场逼迫实行特定温度，而是供应足够的冷却以将温度保持在125°C以下。
常日不须要冷测试，由于芯片一旦启动就会迅速自发热。

随着为大批量运行且故障本钱高昂的运用供应驱动的繁芜SoC涌现，在实际条件下以系统模式测试芯片逐渐成为发展趋势。

软件驱动的功能测试和SLT可以确保这些繁芜芯片高性能交付，且可使其能够在更大的系统中成功完成任务。