功率开关管耦合误开：功率开关器件的漏极，栅极和源极存在极间寄生电容，如下图所示，分别为Cgd, Cgs和Cds。
在MOS管数据手册中，常日由以下三个参数来进行量化，如下图所示。极间电容关系如下式，在 MOS管VDS较高时，Cgs要比Cgd大得多；当VDS较低时，结电容的容值将迅速增加。
当掌握芯片对功率管门极驱动浮空时，门极电压VGS有可能被高速变革的VDS通过Cgd耦合起来。但常日情形下，由于Cgs相对Cgd较大，VGS被耦合的电压较低，且门极开启电压较高，MOS管不随意马虎误开。但随着逻辑电平MOS（开启电压低至1.2V），宽禁带半导体GaN，SiC的发展(各极间寄生电容显著减小)，开关速率变快，在门极浮动的情形下，功率管将更随意马虎被耦合误开。纵然外部GS间加入10k的下拉电阻，由于其放电韶光常数大，并不能有效的将耦合电压VGS下拉。
因此，在设计芯片时，须要考虑各种事情状态下，功率开关管是否存在栅极浮空状态。原边Flyback掌握芯片在VDD电压较低时（小于2V），原边功率管是没有下拉能力。但由于此期间，VDS不存在高速变革的VDS，以是不存上述风险，但副边同步整流SR就会存在该风险。
在Flyback刚开始事情，即软启动阶段，副边掌握同步整流功率管的芯片还未能供电或者供电不敷，SR的MOS的门极处于高阻状态，在原边功率管快速开通时，SR随意马虎耦合误开，形成原副边共通。原边Flyback IC可能触发SCP保护，如果保护未及时地触发，副边回路由于有很大的反向电流，SR MOS的VDS会涌现较高的电压尖峰，乃至烧毁。因此SR掌握芯片的内部要快速建立对外部功率管的下拉功能，这样避免原边管快速开通时，功率管烧毁。
除了芯片在未供电前，功率管会涌现浮空状态；在芯片状态切换，如VDD达到开启阈值或者退出休眠模式，芯片使能驱动模块会须要一定的韶光，在这段韶光内，驱动输出较随意马虎呈高阻。以是在设计IC时，应给驱动模块留有足够的使能韶光，避免该期间高速变革的VDS使功率管栅极耦合误开。
