如果进一步探究这个问题：当前5纳米工艺真正的导电沟长或者栅宽是多少？5纳米工艺节点对应的晶体管导电沟道长度为18纳米，3纳米对应16纳米，2.1纳米对应14纳米，1.5纳米、1.0纳米、0.7纳米均对应12纳米。十几纳米的尺度短沟道效应可以用多种手段来战胜，而量子隧穿效应并不明显。以是按照现在的命名办法，芯片工艺打破1纳米也不足为奇。
事实上从集成电路发明以来，工艺节点的定义也在不断发生变革。从最初的Gate Length到现在险些抛弃了各种真实参数，如"Gate Length"、"Half Pich"、"Fin Pitch"等。虽然当前的工艺命名背离了真实的工艺，但对台积电、三星等商业公司来说显然从工艺命名上得到了巨大的商业利益和成功。
半导体家当链中的各个环节是非常紧密的，现阶段环球的半导体巨子也组成了一个弘大的利益共同体。工欲善其事必先利其器，光刻机是半导系统编制造中最主要的设备，是否拥有光刻机决定了一家芯片制造厂的工艺上限。一台最前辈的EUV光刻机代价近10亿元公民币乃至更多，而研发EUV光刻机所需的投入更是天文数字。
除了ASML，有能力制造光刻机的公司还有两家：尼康和佳能。但这两家都由于EUV光刻机投入本钱太高而放弃研发，极紫外光芒的能量和毁坏性都极高。光刻机内的所有零件、材料都在寻衅人类工艺的极限，比如由于空气分子会滋扰EUV光芒，以是生产过程要在真空环境中进行，并且机器动作须要精确到偏差仅以皮秒计。如果交不出EUV光刻机，摩尔定律就会从此停滞。
ASML总裁兼首席实行官温彼得、(Peter Wennink)曾说，因此在2016年才会涌现让ASML声名大噪的惊生成意营业：互为竞争的三大巨子--英特尔，台积电三星竟携手为ASML：投资41亿8.38亿5.03亿欧元。反过来台积电也可以从ASML订购EUV光刻机，以便研发新工艺和扩充产能。
5纳米、3纳米乃至是2纳米技能都是由苹果和台积电共同研发的，因此苹果在台积电前辈工艺的产能中拥有牢不可破的地位，并将在一段韶光内独占业界最前辈的工艺，吃尽制程红利。同时苹果也是台积电最大的客户，2021年为台积电贡献了782.8亿元公民币的营收。
随着FinFET晶体管的构造潜力被挖掘殆尽，未来3纳米和2纳米工艺将采取GAA晶体管及2.5D/3D堆叠技能，以实现更好的沟道掌握同时降落功耗。
再回归到工艺制程的原始定义，即芯片工艺中的5纳米。3纳米指的是晶体管导电沟道的长度，常日也可以说是晶体管的栅极宽度。制程工艺的提升可以带来更高的晶体管密度、更强的性能以及更低的功耗。性能美意味着在一定韶光可以做更多的事，表示在处理器中便是实现更多的运算。
请关注我点赞收藏！
