二，内存地址
内存中的cell按矩阵形排列，每一行和每一列都会有一个对应的行地址线路（正规叫法叫做word line）和列地址线路（正规叫法是bit line），每个详细的cell就挂接在这样的行地址线路和列地址线路上，对应一个唯一的行号和列号，把行号和列号组合在一起，便是内存的地址。
上图是Thaiphoon Burner的一个SPD dump，每个地址是一个字节。不过我们可以把这些数据假设成只有一个bit，当成是一个大略的内存地址表，左边竖着的是行地址，上方横着的是列地址。例如我们要找第七行、倒数第二列（地址为7E）的数据，它就只有一个对应的值：FD。当然了，在内存的cell中，它只能是0或者1。
(1)寻址数据要写入内存的一个cell，或者从内存中的一个cell读取数据，首先要完成对这个cell的寻址。寻址的过程，首先是将须要操作的cell的对应行地址旗子暗记和列地址旗子暗记输入行/列地址缓冲器，然后先通过行解码器（Row Decoder）选择特定的行地址线路，以激活特定的行地址。每一条行地址线路会与多条列地址线路和cell相连接，为了侦测列地址线路上微弱的激活旗子暗记，还须要一个额外的感应放大器（Sense Amplifier）放大这个旗子暗记。当行激活之后，列地址缓冲器中的列地址旗子暗记通过列解码器（Column Decoder）确定列地址，并被对应的感应放大器通过连接IO线路，这样cell就被激活，并可供读写操作，寻址完成。从行地址激活，到找到列地址这段韶光，便是tRCD。
(2)内存cell的基本操作
内存中的cell可以分为3个基本操作，数据的储存、写入与读取。为了便于理解，我不打算直接从电路掌握上对cell操作进行解释，而是希望通过模型类最近达到解释问题的目的，如有不严谨之处，高手勿怪。要对内存cell进行读写操作，首先要完成上述寻址过程，并且电容的充电状态旗子暗记要被感应放大器感应到，并且放大，然后MOSFET打开，电容放电，产生电势变革，把电荷运送到IO线路，导致线路的电势也变革。当然，这只是个大略的描述，以下我们先来理解硅晶体中“电容”的构造和MOSFET的掌握事理。(3)硅晶体中的“电容”
这里之以是“电容”两个字被打上引号，是由于硅晶体中并没有真正意义上的电容。硅晶体中的电容是由两个对置的触发器组成的等效电容。例如两个非门（Nor Gate）用如下图的办法对接。它可以通过周期性施加特定的输入旗子暗记，以把电荷保留在电路中，充当电容的浸染。如下图，两个非门的输入端R和S互相交替做0和1输入，就可以把电荷储存在电路中。全体动态过程便是这样：
而R和S的波形便是如下图所示，刚好互为反相，差半个周期：
要让电容放电，我们只须要把R和S同时输入1或者0即可。因此这种电容的逻辑关系很大略：在同一时候R和S输入状态不同（即存在电势差）时，电容为充电状态；在同一时候R和S输入状态相同（即电势差为0）时，电容为放电状态。
三，MOSFET的掌握事理——水库模型
要解释这个MOSFET的掌握事理，我们借助一个水库的模型来解释。MOSFET有三个极，分别是源极（Source）、漏极（Drain）和栅极（Gate）。下图左边便是一个MOSFET的电路图，右边是我们画出的一个水库模型。
图中S为源极，D为漏极，G为栅极。S极连接着电容，D级连接列地址线路，并接到数据IO，G则是掌握电荷流出的阀门，连接行地址线路。电容在充电后电势会改变，这样S极的电势就会随着改变，与D极形成电势差，而G极的电势，就决定了S极有多少电荷可以流入D极。由于电子是带负电荷，因此电子越多电势就越低。为了不至于稠浊观点，我们把池塘顶部电势定为0V，池塘底部电势定为5V（仅举例解释，DRAM中的电容实际电压未必是5V）。当电子数量越多时，电势越低，靠近0V，电子数量越少时，电势越高，靠近5V。
用水库模型解释，便是左边的池塘水量升高（电容充电后），当阀门关闭时，左边的水是不会往右边流的。然后阀门打开（降落，电势升高），左边的水就可以往右边流，阀门的高度就决定了有多少水能流去右边的水道（但是在数字电路中，MOSFET只有开和关两种状态，因此下文提到的打开MOSFET便是全开）；同样道理如果右边水多，阀门打开之后也可以向左边流。因此在水库模型中，电容就充当了左边的池塘，而MOSFET的栅极就充当了阀门，列地址线路和IO则充当了右边的水道。
四，储存数据MOSFET栅极电势为0V时，电容的电荷不会流出，因此数据就可以保存我们可以用2.5V为参考分边界，电容电势低于2.5V时，表示数据0，电势高于2.5V时，表示数据1。例如上一楼水库模型的左图，电容中储存的电子数高于一半的高度，电势低于2.5V，因此可以表示数据0。但以上只是理论情形，实际上电容会自然泄电，电子数量会逐渐减少，电势就会逐渐升高，当电势升高到2.5V以上时，数据就会出错，因此每隔一段韶光必须打开MOSFET往电容中充电，以保持电势，这便是刷新。因此，数据的储存紧张便是对电容中电势的保持操作。
(1)写入数据
数据写入的操作分为写入0和写入1两种情形。写入前，电容原有的情形可能是高电势与低电势的状态，我们不用管它。写入0和写入1对cell的操作不尽相同，我们分别来看。
先来看写入0的操作。写入开始时，IO线路上电势为0（水道处于水位最高点），MOSFET栅极电势升高到5V（水库阀门降到最低），阀门打开，电容中的电势就随着降落（水位升高），直到靠近0V（池塘被灌满），写入0完成，栅极电势降回0V，阀门关闭。
(2)读取数据
读取的时候，对漏极的电压操作跟写入有些不同。由于水道中的水比池塘中的多，或者说水道的容量比池塘要大得多。如果水道（漏极）的水为满或者空，在阀门打开的时候很随意马虎涌现水道的水倒灌进池塘的征象，或是池塘的水全部流入水道，这样就有可能导致电容中的电势状态改变，电容对应储存的0或者1也会改变。以是读取数据的时候，IO线路的电压应为1/2的满电势，即2.5V。
读取也同样分读取0和1两种情形。在读取之前，电容中的电势该当是大于或者小于2.5V的，分别代表存储了1和0。由于刷新机制的存在，该当不会许可涌现即是2.5V的情形。
首先看读取0操作。电容中为低电势（假设为0V，池塘为高水位），IO线路上电势升高至2.5V（这时水道水位比池塘低），MOSFET栅极电势升高到5V（水库阀门降到最低），阀门打开，电容中电势升高（水位降落），但由于水道容量较大，因此水位不会升高太多，但是总归也会有个电势的变低，终极电容与IO线路上的电势都变成0-2.5V的一个中间值，并且靠近2.5V（假设为2.3V）。这时候感应放大器检测到IO线路上电势低于2.5V，因此识别出0读出。
再看读取1操作。电容中为高电势（假设为5V，池塘空），IO线路上电势升高至2.5V（这时候水道水位比池塘高），MOSFET栅极电势升高到5V（水库阀门降到最低），阀门打开，电容中电势降落（水位升高），但由于水道容量较大，水位不会降落太多，不过多少也会降落一点（电势会升高），假设升高到2.7V。这时候感应放大器检测到IO线路的电势高于2.5V，识别出1读出。
以上讲述的只是从cell到内存IO线路的读写操作，至于CPU-IMC-内存的读写操作，不在本文谈论范围。
