01
弁言
5G与4G 和长期演进技能( Long Term Evolution,LTE)比较,在数据传输速率、容量、延迟、带宽等性能指标上都有了大幅度的提升.根据第三代互助伙伴组织(Third Generation Partner Organization.3GPP)给出的规范5G紧张有两个频段即FR1(450~6000 MHZ)和 FR2(24 250~52 600 MHZ)5G的涌现将通信系统的事情频率推入了太赫兹波段.毫米波频率范围内的事情需求,给 5G 通信器件的封装带来了一系列的寻衅.5G系统的封装须要将射频、仿照、数字功能和无源器件以及其他系统组件集成在一个模块中.然而,利用系统级芯片技能(System of Chip,SoC)来实现 5G 器件的封装是十分困难的,由于逻辑、内存I/O、RF 等模块很难在单一制程中实现.并且基于SoC 技能的无源器件 值非常低这会增加高频下器件的损耗.战胜这一问题的办法便是利用封装技能将异质材料的无源器件集成在靠近有源器件的位置上.由此可见5G器件的封装哀求十分符合异质异构集成的特色.除小型化哀求外.5G 芯片旗子暗记频率增加所带来的传输丢失以及发热量大的问题也不容忽略.这些问题不仅须要从封装构造层面办理,也须要对封装材料以及封装布线、互连等做出规范.此外,5G 无线通信系统须要更高集成度的无线电办理方案,包括前辈的相控阵雷达天线和收发器前端技能以支持高辐射功率和大的信噪比以及波束成形、宽范围的仰角和方位角扫描.由于天线元件的尺寸和间距以及波长有关,与 4G 的离散天线不同在 5G封装中封装集整天线成为了可能.实现毫米波天线阵列有多种选择.而详细的技能方案还须要根据需求进行权衡.本文针对 5G 时期的毫米波器件封装存在的一系列问题将首先先容可用于办理 5G 及后代毫米波通信芯片封装问题的异质异构集成技能.随后将对用于毫米波大功率器件封装的基板材料以及互连方案进行磋商.末了先容毫米波器件天线阵列封装的两种技能方案。
02
异质异构集成技能
毫米波异质异构集成技能可将基于 GaAs、GaN等新型半导体材料的高性能毫米波有源器件以及射频( Radio Frequency,RF)微电子机器系统(Micro-ElectroMechanical System,MEMS)和无源器件、硅基电路模块通过异质成长或者异质键合等办法集成为一个具有完全功能的二维或者三维集成电路,充分发挥异种材料/异种构造器件的上风.而想要通过 SOC 技能在一块芯片上实现上述全部模块的功能无疑是十分困难 的,且毫米波 SOC 芯片的高损耗问题也不可忽略.目前的手机厂商为了减鄙吝件尺寸纷纭尝毫米波 SoC 的设计,如华为、联发科等企业均已实现5G 和6 GHz 以下 SoC 芯片的设计然而对付 5G 高频段以及未来 6G 而言,SoC 的发展难上加难而异质异构集成技能下的系统级封装(System in PackageSiP)则被认为是办理 5G 毫米波器件封装的最佳办理方案.
从事理上看,目前的异质异构集成方法紧张有异质外延成长、外延层转移、晶圆集成以及小芯片组装等7,个中后面两种的实现难度较低,也更适应毫米波器件.在封装技能的发展方向.目前异质异构集成的实现方案上涌现了 SiP 等前辈封装形式,而实现方法上则具有传统的引线键合(Wire Bond) 以及晶圆级封装(Wafer Lever Package)、倒装 (Filp Chip)、凸点(Bumping)、2.5D 封装、3D 封装等一系列前辈封装技能.
本节将对异质异构集成技能路线下的 SiP 封装进行详细先容,并对基于小芯片技能(Chiplet)的 SiP封装进行论述.而封装技能干系的内容则会放到后续章节.
2.1
系统级封装(SiP)
2.1.1 SiP 概述
在这里首先要搞清楚 SiP 在封装中的层次从微系统的集成办法上来看,微系统的实现办法紧张有SoC、SiP 以及封装系统(System of Package,SoP)SoC 是基于单片的集成,Si 是基于多芯片的封装集成,而 SoP 则是基于封装的系统集成.三者的层次是由低到高的,也便是说,在 SiP 中可以涌现 SOC 集成的芯片,在 SoP 中也会包含多个 SiP 器件我们可以认为,SiP 是处在芯片与整机系统间的功能器件的封装SiP 是将多个具有不同功能的有源电子器件和可以选择的无源器件,以及诸如 MEMS 或者光学器件等其他的器件,组装为可以供应多种功能的单个标准封装器件,形成一个别系或者子系统.siP 的封装特色与 5G 毫米波器件封装的哀求十分符合.现在所说的 SiP 技能是在 2000 年旁边涌现的各种 SiP尤其是射频部分.在移动领域被广泛运用.2.5D/3D 形式的 SiP 封装被认为是未来发展的重点方向,由于这是后摩尔时期打破摩尔定律下器件尺寸的一个主冲要破口.
2.1.2 SiP 在5G器件中的运用趋势
5G 技能的发展,会将电子家当带人一个新的领域.由于 5G 技能的前辈性,将会使电子产品的性能得到极大的提升.与此同时,人们也须要在这之中得到便利,即这些电子产品要具有较高的便携性.以手机为例,从最早的智好手机时期开始,每次发售的新手机都引人了一些新的功能,比如双卡双待、指纹识别多摄像头、移动支付、人脸识别等新功能,这些都增加了手机的耗电量.但是以现有的技能,大幅度增加钾电池的电量密度是难以实现的.这就哀求系统级封装和模组化技能的发展.以此来实现手机的外不雅观轻薄和减小功耗.SiP从封装和组装为切入点以高精度的表面贴装技能(Surface Mounted Technology,SMT) 和前辈封装技能,将多少裸芯片和微型的无源器件进行高度的集成化,并成为微型化的高性能组件，成熟利用 SiP 技能可以加快 5G 技能的研发过程.也可以极大程度上简化电子产品的制造流程.为人们的生活带来更多便利.
未来知足 5G 器件的功能性、小型化、可靠性以及本钱效益哀求根据 Inan Ndip 等人的总结SiP的架构以及封装材料和互连必须知足以下哀求.
(1) 性能需求.如电磁兼容性、旗子暗记完全性、电源完全性、高增益的天线阵列、高品质因数的无源器件.
(2)可靠性哀求5G 器件的 SiP 构造必须充分考虑到散热性能以及热稳定性,并且要尽可能杜绝正常利用过程中的热机器可靠性问题.
(3)小型化哀求SiP 必须能够使未来的 5G 器件小型化,从而能够达到随时集成到其他组件/模块上的目的.
(4) 本钱哀求.在知足利用哀求的条件下,SiP 该当尽可能降落本钱.
对付上述几个问题,除了从封装材料以及组装方法上动手,从工艺和构造上进行考虑也是必要的.例如,在工艺上可以利用面板级封装工艺制作 SiP,同时制作数百个 5G 模块,分摊本钱从构造方面考虑,为了知足 5G 器件小型化哀求以及高性能的哀求就必须使SiP 分开传统的二维层面,逐渐向着2.5D SiP,特殊是 3D SiP 的方向进发此外较为前辈的双面 SiP也在 5G 及之后的高频毫米波器件的封装中得到了用武之地,双面SiP 不须要利用中介层(interposer)来实现 SiP,从而能够在担保小型化和提高集成度的同时降落本钱.
2.1.3 2.5D SiP 与3D SiP
在后摩尔时期,垂直堆叠封装被视为延续摩尔定律的主要举措,多芯片垂直堆叠常见的便是 2.5D和 3D 封装封装技能的逐渐发展使得芯片的封装形式由传统的单芯片封装发展至 2D 多芯片封装但是随着对封装密度需求的进一步增加,想要再提升封装密度就必须在垂直方向高下功夫.硅通孔(ThroughSilicon Via.TSV) 技能的涌现使芯片的垂直堆叠成为了可能,由此出身了 2.5D 和3D 封装技能严格来说,只有 3D 封装实现了多芯片在垂直方向上的堆誉而 2.5D 封装使将多个芯片平行排列在中介层上,因其封装密度大于传统 2D 封装但小于3D 封装特将其称为 2.5D 封装图1为 2.5D 和3D 封装构造示意图.
图1 2.5DSiP 和3D SiP 的封装构造示意图
2.5D 封装一样平常要借助硅中介层(Silicon Inter-poser),裸片(Die) 被平行放置在中介层的顶部,中介层充当芯片与基板的桥梁,能够为系统供应更多的I/O 宽带。中介层是一种由硅和有机材料组成的硅基板,它承担着通报电旗子暗记的浸染,是裸片与印刷电路板(PCB)之间的桥梁.裸片一样平常是通过微凸块(Microbumps) 与中介层的布线层连接,而中介层则通过锡球与下层基板相连.中介层的高下导通则一样平常通过 TSV 等手段实现3D 封装则是将具有 TSV 构造的裸片垂直堆叠从而实现纵向的集成.3D 封装的裸片通过微凸块乃至无凸块相连,由于 TSV 沿着芯片垂直方向以最短的路径传输旗子暗记.因此.3D 封装能够实现更快的旗子暗记传输和更高的带宽。
与 2.5D 封装比较3D 封装不须要利用中介层减小了本钱,且具有更高的集成度,知足 5G 器件集成的小型化和降落本钱的哀求,是一个极佳的办理方案.只管3D 封装可以被认为是最前辈的 IC 封装形式,但它存在严重的可靠性和测试问题.且对付大功率的 5G 器件来说该问题尤为突出,芯片和互连密度较高的有限暴露区域加剧了散热和机器可靠性问题此外,可靠性测试方法的缺少是另一个须要战胜的寻衅.目前也有很多学者针对 3D 封装的可靠性问题进行研究例如,Lian 等人运用仿照方法对3D SiP构造直流电阻和寄生电感进行电学比较对 Theta-JA进行热比较并对3D SiP 封装构造进行翘曲比较此外,他们还建立了范例的可靠性测试(温度循环测试高温储存寿命测试、无偏高加速应力测试),以验证3D SiP 构造在未来物联网/可穿着和 5G 设备运用中的运用.他们的事情完成了封装级的可靠性测试项目,并且展示了3D SiP架构的可行性运用.
须要声明的是,纵然 3D 较 25D 封装更能知足小型化和本钱哀求,但是由于 2.5D 的可靠性很高,更适用于大批量制造.究竟选择哪一种形式还要根据详细需求进行权衡.可预见的是,未来 5G 及后代毫米波器件的封装必因此 3D 形式为主。
2.1.4 双面SiP
在5G低于6GHz器件封装的方案中较前辈的双面SiP 得到利用与普通单面SiP 比较双面SiP 可以进一步提高系统的集成度,减小封装尺寸,并提高系统性能.双面 SiP 是一种热封装办理方案,采取了双面 SMT 和双面成型来缩小全体模块的尺寸.双面SiP 简化了 PKG I/O 计数提高了电源效率减小了噪声排放.从电集成的角度来看,双面 SiP 由于较短的旗子暗记传输路径可以得到比其他并排倒装芯片 SiP 构造更好的电性能:从热性能来看,高热办理方案可提高24%~38%双面SiP 模块可以为 5G封装供应一种前辈的办理方案,以办理 5G 器件的性能、可靠性、尺寸和本钱的需求。
双面 SiP 模型与单面模型比较,可以许可在一个小的模型上面涌现更多模块,其固然增大了封装空间的利用率,但是由于散热路径的重叠,其散热性能是不得忽略的一个问题.针对双面 SiP 构造的散热问题,Chen 等人利用红皮毛机和热电偶剖析与比较了单/双面 SiP 模块的热性能.为了改进双面 SiP 的散热,该团队设计了以下几个方法:(1) 单面封装用焊球连接 PCB,而双面封装用铜球连接,由于铜的导热系数高于焊料,因此,它可以帮助快速传热;(2) 暴露模具,即高温不应包裹在聚合物质猜中,且把添补物(Underfill)放在模块和 PCB 之间的间隙中;(3)另一个主要的改进是 PCB 设计的替代.增加 PCB 上的散热孔和散热路径,增加 PCB 的铜含量如此以来,经改进后的双面 SiP 散热得到了改进,且靠近于单面 SiP此外,他们建立的利用仿照的方法进行了相同的测试图 2 为该团队建立的单面 SiP 和双面 SiP的模型仿照结果与试验结果最大偏差在 8.4% 以内,且仿照结果表明.当基板增加了更多的铜后,热性能大大改进并且在模块与PCB间添补Underfi11后模块与基板间形成了流畅的热路径。
图2 两种 SiP 模型示意图
另一方面,双面SiP具有更高的元件集成密度更紧密的间距设计规则以此来适应小的形状因子，异质集成、低本钱和高电气性能.较高的被动厚度会导致构造不平衡,可能会引起翘曲问题.Ma等人9针对未来5G 移动运用的可行性,采取双面成型工艺设计了双面 SiP 构造,其集成了双面SiP 顶部的许多无源元件,并通过SMT组装底部的SoC芯片由球栅阵列(BGA)球和环氧树脂模塑料包围.这双面SiP结果能够将全体包装尺寸缩小约35%.针对构造的翘曲等问题,他们对封装单元的翘曲进行了仿照以进行环氧模塑化合物的选择.之后,他们又利用 DOE(实验设计)研究来验证后成型的翘曲性能,并且 DOE也被用于找出得当的激光烧蚀工艺参数,从而达到指定的 BGA 球形焊料突起.随后,设计好的双面 SiP 构造被进行了一系列范例的可靠性测试,包括温度循环测试、高温存储测试、无偏压HAST(加速老化试验)双面SiP构造通过了所有可靠性测试,他们的设计思路为之后的研究职员供应了极大的借鉴意义。
双面SiP技能是未来5G器件封装的最佳办理方案,特殊是双面2.5D/3DSiP封装已备受研究者以及家当工程师的青睐.5G以及后续的6G时期,毫米波器件的双面SiP开拓将朝着更大集成度、更小封装尺寸方向迈进,展望未来,双面SiP的发展道路上还有许多问题须要办理,散热与翘曲只是个中一个方面,芯片间的隔离以及电磁滋扰问题仍旧等着我们办理。
2.2
基于Chiplet的系统级封装
Chiplet 又被称为芯粒或者小芯片,与目前市场主流的SoC技能相反,Chiplet是将一块功能完善且集成度很高的裸片拆分成多个小芯片,再利用SiP技能将其组合到一起,形成一个别系级芯片.Chiplet带有很强的异质异构集成的特色,它也被看作是后摩尔时期办理摩尔定律失落效的一个很有前景的方法,目前,随着工艺节点的发展,芯片制造的本钱、设计周期和繁芜性的急剧上升正匆匆使行业将重点放在Chiplet上,它许可不同制程制造的芯片组合在一起,并在不同的项目中重复利用,这有助于降落设计过程中的本钱,并提高产量.
美国国防部高等研究操持局(DARPA)在2017年推出的CHIPS操持(通用异构集成和IP复用计策)试图将小芯片推向计策统一和生态培植的水平在DARPA的方案中,小芯片涉及来自不同公司、不同工艺节点、不同半导体材料、不同旗子暗记类型(即波、电子、光子,乃至微机电系统)的具有不同功能的芯片.因此,小芯片技能旨在支持新生态和运用系统中的巨大技能路线图。
Chiplet的上风紧张表示在技能哀求,本钱以及商业化等方面.比较于SoC,Chiplet将系统级芯片进行了拆分,降落了功能高度集成带来的设计和制造哀求.且Chiplet的生产形式使其能够支持分外功能的定向定制,从而能够避免市场狭窄的问题,并且Chiplet 大大缩减了制造周期以及研发投入,能够更好地平衡生产本钱问题.Chiplet最大的特点在于IP复用,这有助于实现芯片设计家当链细分.如此以来,片设计行业就可逐渐冲破几家独大的局势,小型芯片设计公司也将从中获益,从长期发展角度来看,这是十分利于技能的竞争与发展的.
可以预见,Chiplet技能在5G毫米波器件的系统级封装中也将大有可为.然而,Chiplet的进一步发展须要使Chiplet接口必须达成同等,接口和协议的设计必须考虑与制造工艺和封装技能相匹配、系统集成和扩展的哀求.此外,不同领域的小芯片的干系性能指标也至关主要。
目前,Chiplet 技能已成功运用于工业领域,尤其是具有高端技能和研究能力的公司.HBM存储器是Chiplet技能最早的成果运用.随后,在现场可编程门阵列(FPGA)干系领域,Intel推出了基于小Chiplet 技能的 AgilexFPGA 产品.这些产品利用 3D 封装技能来实现异构芯片集成.在高性能CPU 芯片领域AMD引人了Zen2架构,将I0组件和处理器核心分离为多个 Chiplet,以进行进一步的按需集成.在网络领域,Intel的 Tofno2 芯片具有 12.8T的切换能力,这通过Chiplet实现,它将交流逻辑芯片与高速SerDes芯片集成在一起.此外,AMD、高通等芯片设计龙头也在逐步布局Chiplet家当,在海内,复兴等企业也开始探索Chiplet,并逐步跟上天下龙头企业步伐。
03
基板材料
针对散热、旗子暗记分布、电源及旗子暗记完全性、热可靠性等一系列问题,5G器件模块的SiP封装紧张有3个基本技能问题:(1)封装的构造及方案;(2)高频高性能基板材料;(3)多功能芯片组件的组装及互连本节紧张强调适用于 5G SiP 封装的基板材料.
封装基板供应其上各种电路元件之间的布线或互连.目前运用于5G器件封装的基板材料紧张有:低损耗层压板(Low-loss Laminates)、低温共烧陶瓷(Low Temperature Co-fired Ceramic,LTCC)和 玻 璃(Glass).根据异构集成线路图(Heterogeneous Inter-gration Roadmap),表1比较了玻璃、LTCC、环氧玻璃布层压板(FR4)以及液晶高分子(LCP)与硅(Si)的材料特性,可以看出4种衬底与硅之间都有很大的热膨胀系数(Coefficient of Thermal Expansion,CTE)失落配,因此,在封装过程中充分考虑焊点可靠性以及Underfill的利用都是必要的,但是详细利用何种基底技能还须要根据制造本钱、可靠性哀求、热性能、电性能等要素进行决议.除此之外,晶圆级封装(Wafer-level Packaging,WLP)供应了一种不须要基底材料的封装选择.关于晶圆级封装将不才一节中进行详细描述.
表1 基底材料的比较
3.1
低损耗层压板
范例的多层低损耗层压板如图3所示,它由一个或多个嵌入到其他层压板或者堆叠膜之间的低损耗介电层以及高下层压的粘接层、层压板、金属层等组成.内部介电层必须在事情频率下具有低损耗,还该当足够薄以实现高电容密度和最小化封装高度液晶聚合物(LCP)或聚四氟乙烯(PTFE)等低损耗有机物的涌现逐渐取代环氧树脂作为中间的介电层。由于它们的损耗角正切可以办理环氧树脂较大的损耗正切问题.此外,由于在层压温度下的稳定性和高剥离强度,聚酰亚胺的可加工性可能优于LCP.SiO添补的碳氢化合物一样平常被用作外层的粘接层和堆积层,以供应刚性、低吸湿性和低的Z轴CTE,从而确保利用的可靠性,外层的表面金属化被用作形成可靠焊点的樊篱.Cu作为表面金属被认为是不利的,由于它快速氧化并与焊料反应形成具有不期望的电学和物理性子的脆性金属间化合物.Ni是一种出色的阻挡金属,并涂有超薄金,以防止相邻焊点桥接.表面金属一样平常是电镀镍和亚锡、硬金、软金以及化学镀镍和浸金。
图3 一种范例的多层低损耗层压板示意图
面向5G封装基板用层压板,一些学者针对介电层展开了一系列研究,总体目标是实现低损耗传输的 PCB材料须要具有低Dk(介电常数)和低Df(耗散因子).Yamamoto 等人为 5G 封装开拓了一种双马来酰亚胺和三嗪(BT)树脂材料,并展示了 BT层压板的精良性能,也证明了所开拓的BT复合股料具有比先前BT复合股料更低的Dk和Df,并且在高温或高湿度条件下显示出足够的稳定性.但是这种 BT树脂仍未实现比 LCP 更低的Dk和Df,Lai 等人研究了预处理技能对LCP多层层压板电路性能的影响,与微蚀刻和黑化工艺比较,褐变工艺对旗子暗记完全性有定影响,导致损耗的减小,旗子暗记衰减较弱.因此,建议在高频和高速印刷电路板层压的预处理工艺中利用褐变工艺.
3.2
低温共烧陶瓷(LTCC)
与其他材料比较,陶瓷具有更宽的相对介电常数范围和更好的机器稳定性,使其成为滤波器、谐振器介质天线和其他干系设备的首选材料.并且,5G6G通信技能的最新发展证明了LTCC技能在集整天线中的关键浸染.LTCC是一种多层集成技能,因其随意马虎实现内埋置元器件和多层布线方便实现小型化以及高频化设计而多用于多层电子封装行业LTCC 用于5G 封装基板材料具有如下上风:
(1)低的损耗角正切,这意味着它是高质量因子无源器件RF运用的潜在候选者.
(2)低的CTE是其与硅具有良好的CTE匹配担保了互连的可靠性.
3)高熔点担保了运用于5G等大功率器件过程中的热稳定性.
(4)高电阻率使其能够不额外产生导电损耗(5)高的杨氏模量使其大大降落了翘曲的风险LTCC 堆叠具有多层布线的特色,它的构造包括了陶瓷介电层以及穿越陶瓷介电层的导电迹线和过孔.图4是LTCC无芯材(Core)堆叠封装构造的示意图.
图4 LTCC封装基板示意图
由于LTCC在5G封装方面的上风,目前已针对其开展了较多的研究事情.在LTCC材料制备方面,Wang 等人将不同比例的 B,O 和 CuO 稠浊物引人 LTMN 陶瓷中,以实现陶瓷较低的烧结温度,制备了 LTCC陶瓷,并对其微波介电性能、微不雅观构造烧结特性和构造演化进行了全面的研究.结果表明.BC的加人可以将 LTMN试样的烧结温度降落到790℃,而微波介电性能没有明显低落.此外,他们也证明了 BC掺杂的 LTMN陶瓷与Ag之间具有良好的化学相,从而证明 BC 掺杂的 LTMN 陶瓷是一种很有出息的 5G LTCC 材料.Li等人制备了 Zn-Ni共改性的
微波介电陶瓷,并通过改变Zn/Ni的比例详细研究了Zn/Ni 比对相构造、微不雅观构造和微波介电性能的影响.该研究得到了单相的
陶瓷,并且证明ZnNi比例的变革对晶格参数、致密化和微不雅观构造产生了显著影响.制备的陶瓷的最精品成在品质参数、致密、
和
范围内表现出精良的微波介电性能,有望进行 LTCC 运用.
LTCC构造为多层堆叠供应了无与伦比的设计灵巧性.它许可堆叠大量的电介质和金属层,并分布堆叠和交错的通孔,这些特性对付垂直配置下的低损耗网络的设计非常有吸引力.Liu等人基于LTCC提出了一种适用于毫米波频率和5G运用的高效孔径馈电介质谐振器天线阵列,该阵列是在单个LTCC工艺中制造的.天线阵列由16个圆柱形DR天线(CDRA)元件组成,对封装阵列的性能丈量结果表明在28.72GHz下,阻抗带宽为9.81%,最大实现增益为15.68 dBi,效率为88%.Chou等人提出了一种通过 LTCC 工艺制造的端射双极化辐射的紧凑封装天线(AP)构造.他们通过将水平金属带状线耦合偶极子与垂直磁电单极子集成到多层构造中以实现紧凑性来实现双极化.奥妙地将AP在天线之间的空腔中实现了垂直过孔和水平带状线,以提高隔离和偏振纯度.该AiP已经在用户设备(UE)运用中的端射高增益和波束掌握方面进行了数值考验.原型在26.5~29.5GHz范围内显示出低于-25 dB的良好隔离,并与全波仿照同等.
3.3
玻璃
玻璃基板材料具有优胜的尺寸稳定性、大面积低本钱面板的可用性、形成细间距通孔的能力、对温度和湿度的稳定性,以及与扇形封装中利用的硅和模具化合物比较具有较低的介电损耗等优点,基于玻璃基板的封装正在成为实现毫米波器件中滤波器等无源器件封装的十分具有竞争性的基板选择工具.
玻璃一样平常被用于封装内部的芯材通过将堆积材料堆叠在其上配以铜迹线形成的金属化布线层从而组成一块封装基板,图5是这种玻璃基板的一种范例构造,另一种构造是将玻璃基板作为嵌入式封装的基板材料,它将芯片嵌入到玻璃中,如图6所示.之后玻璃被平坦化,然后在芯片的有源侧形成堆积层，并利用微孔将其直接与焊盘相连,这种构造支持嵌人式无源器件、多个芯片和天线,以及连接到PWB的 BGA 接口,线宽可以低至2um,以知足新兴的重布线层(ReDistribution Layer,RDL)需求.
图5 玻璃基板示意图
图6 嵌入芯片式玻璃基板示意图
在几种基板技能中,LTCC 的高制造本钱和差的可扩展性限定了其在大型面板中的可用性.低损耗层压板只管在本钱和扩展性方面具有上风,但面板规模的翘曲和可靠性问题使其在可加工性方面存在不敷.而玻璃基板由于具有更靠近硅的CTE以及低的表明粗糙度等特点展示出了强大的竞争力.ALi等人在超薄玻璃基板上实现了用于RF前端模块中的小型化双工器的封装集成.制备的双工用具有低插入损耗、低电压驻波比(VSWR)、高阻带抑制高选择性、高隔离以及易于集成的优点,并且这些双工器占地面积小,电气性能好,被证明是5G 异构集成和毫米波RF前端器件的空想候选者.Watanabe等人首次在面板级超薄玻璃基板上实现了芯片嵌入式毫米波集成模块的封装,他们的目的是降落芯片到封装的损耗.为了证明嵌入芯片式玻璃基板对 5G 器件封装的好处,他们利用了基于C4凸块的倒装芯片技能对互连损耗进行了基准测试.电性能测试结果表明,与具有C4凸块的倒装芯片组装方法比较,具有玻璃衬底的芯片嵌入构造导致从芯片到天线的插入损耗降落了3倍.目前一些企业也在生产基于玻璃基板的封装形式,例如Samtec和Unimicron,但是在玻璃基板的运用方面仍需战胜由玻璃的性子而导致的脆性或坚固性以及处理困难等问题.
04
互连办法
SiP涉及到许多互连情形,例如芯片与芯片、芯片与基板以及基板和PCB之间,互连担保了电旗子暗记的通报,事关旗子暗记传输以及封装整体的稳定性,传统的封装互连方法紧张是引线键合以及微焊点连接随着对封装集成度哀求的增加,逐渐涌现了倒装、晶圆级封装、硅通孔等一系列前辈封装互连技能.本节紧张先容2.5D/3DSiP所需的互连技能.
4.1
倒装连接
基于封装密度的提高以及旗子暗记传输路径的考量，倒装芯片技能在电子封装中得到了各种运用.与传统的引线键合相反,在倒装芯片封装中,硅芯片的有源侧面朝下,并通过焊点或凸块连接到基板,如此以来减小了单个芯片的占地尺寸,并且大大缩短了旗子暗记传输路径与引线键合比较,倒装芯片在输入/输出密度、电气性能、尺寸、生产本钱和热性能方面无疑更具上风.
在技能哀求上面,倒装芯片封装带来的紧张寻衅是由于焊料凸块、硅芯片和有机衬底之间的CTE不匹配而导致的热机器应力积聚,随着电子设备的持续利用,芯片封装的互连焊点会经历热循环,终极会导致疲倦或电气故障.这种CTE失落配问题有两种办理思路:焊料身分人手和通过底部添补(Underfill)工艺办理.锡铅焊料是电子封装中常用的焊点材料只管Pb和富含Pb的金具有凸块焊料最空想的特性之一,但是鉴于环境保护问题,含铅焊料逐渐被摈弃.目前对付无铅钎料的研究大多集中于探求共晶锡铅合金的替代材料上.目前常用的无铅焊料为富Sn合金焊料,比较受青睐的有Sn-Ag和Sn-Ag-Cu 系合金.常日,为了改进焊点机器性能和稳定性,心片和基底之间的狭窄间隙添补有UUnderfill流体,Underfill一样平常是环氧树脂与熔融二氧化硅填料的均匀稠浊物,它将重新分配热机器应力,使其阔别互连,在固化后,添补凸块阵列间隙的Underfill将化学硬化以形成封装凸块的保护层.
4.2
晶圆级封装
传统的封装发生在晶圆被切片之后,而晶圆级封装是对晶圆先封装后切片.晶圆级封装的上风是大大减小了封装的尺寸,使其能够与裸片尺寸同等,从而达成芯片封装小型化、轻量化的目标.此外,晶圆级封装通过重布线层(RDL)将裸片上的接口引出,因此,相较于普通封装工艺,晶圆级封装减少了一层基板的利用.晶圆级封装又可分为扇入型晶圆封装(Fan-in WLP)和扇出型晶圆封装(Fan-out WLP)两种,如图7所示,二者的差异在于RDL上的I/O数量是否超出裸片面积范围.对扇人型晶圆级封装来说,I/O 分布不超过芯片的覆盖面积,因此,裸片面积霸占了封装面积的 100%.随着需求的增加,芯片所需的I/O 接口数量增多,扇人型品圆级封装所能支持的I/O 接口有限,因此,须要 RDL将 I/O扩展到裸片面积以外,这便是扇出型晶圆封装.
图7 扇入型和扇出型晶圆封装示意图
4.2.1 RDL 技能
无论是扇人型还是扇出型晶圆级封装,RDL技能在个中都是不可或缺的,RDL将IO接口重新排布,并将旗子暗记通报至焊点(Solder).RDL是在晶圆表面沉积金属层和绝缘层形成相应的金属布线图案,采取高分子薄膜材料和ACu金属化布线对芯片的I/O焊盘重新布局成面阵分布形式,将其延伸到更为宽松的区域来植锡球.在2.5D封装的Interposer中RDL也发挥着浸染.可以说,在前辈封装中,RDL发挥着很主要的浸染。
为了提高焊点的可靠性,对 RDL进行精心的设计是必要的.RDL改进的思路之一是在焊料和硅芯片之间添加一个缓冲层,例如有研究者设计了一种聚合物上焊点构造,如图8所示.可以看到,RDL上方和下方都有两个介电层,这将提高互连强度,由于聚合物介电层可以使芯片和PCB之间的应力得到缓冲.此外,RDL提升的另一个思路是RDL与焊点材料合营,共同来提高互连的可靠性
图8 聚合物上焊点构造的RDL示意图
4.2.2扇出型晶圆级封装
扇出型晶圆封装可以调度RDL来适应大数量接口的需求,并且其封装尺寸也更小,这些特色有助于封装构造的热性能和电性能.扇出型晶圆级封装的这种特点使其在5G毫米波器件的封装中广受关注.
嵌人式品圆BGA(eWLB)是扇出式晶圆级封装最著名的运用.英飞凌首次宣布了扇出晶圆级封装(Fan-out Wafer-level Package,FOWLP)技能及其eWLB,并提出了天线集成封装.eWLB 具有扇出型封装的所有优点,例如小的封装面积、许可大数量I/O接口、功能性更强等特点.但是对付5G集整天线封装来说,eWLB只有单面RDL,这限定了天线的设计.设计双面 RDL的扇出型晶圆封装是十分必要的.eWLB的提出之始并未受到重视,由于彼时的芯片 I/O数量一样平常小于500,再布线的线宽线间距也相对较大,且随着前辈封装技能的发展,扇入型晶圆级封装已能够达成需求.但是随着5G 时期的到来,对封装的哀求进一步提高,扇出型品圆级封装开始走上舞台中心.2016年,台积电在前辈封装技能上近十年的技能沉淀,开拓出了集成扇出型(Integrated Fan-Out,InFO)封装技能,这项技能被苹果成功运用于苹果iPhone7系列手机的运用场置器.这之后,苹果的每一代产品均采取InFO技能.集成扇出型封装技能的上风在于可省去载板,综合本钱较传统的叠层封装(Package on Package,PoP)降落约 2~3 成以上,节省芯片封装的本钱,并可运用于手机AP或其他RF电源管理 IC等大量运用处景.台积电的成功将扇出式晶圆级封装重新带回人们视野,各大厂商也开始着力布局扇出型封装.
4.3
硅通孔(TSV)技能
TSV在垂直封装堆叠中具有着广泛运用,它在三维前辈封装的飞快发展中功不可没.在3D封装中堆叠芯片之间通过TSV互连,使电旗子暗记得以导通,在2.5D封装中只管没有涌现芯片堆叠,但是TSV是2.5D 封装所需的 Interposer 的必要技能.TSV 的出身让垂直堆叠多个芯片成为可能,它是通过硅通道垂直穿过组成堆栈的不同芯片或不同层实现不同功能芯片集成的前辈封装技能.TSV紧张通过铜等导电物质的添补完成硅通孔的垂直电气互连,减小旗子暗记延迟,降落电容、电感,实现芯片的低功耗、高速通信,增加带宽和实现器件集成的小型化需求.TSV供应了硅片内部垂直方向的电互连.
按硅基底至TSV中央来分,TSV有3个部分,即介电层、阻挡层和添补物.金属添补TSV须要介电层以与周围的Si基底充分电隔离.介电层的工艺哀求包括良好的台阶覆盖率和均匀性、无泄电流、低应力、更高的击穿电压等.用于介电层的材料常日是 SiO2,、Si3N4.紧挨着介电层的是阻挡层,以防止Cu原子在须要 400 ℃ 温度的退火过程中从 Cu TSV扩散.此外,阻挡层充当介电层和Cu层之间的粘附层，用作阻挡层的常见材料是Ti、Ta、TiN 和 TaN.TSV的中央区域则是导电添补物,常日是Cu、多晶硅、W 等导电物质.
在技能实现方面,TSV形成技能紧张有激光钻孔、Bosch 深度反应离子刻蚀、低温深度反应离子刻蚀以及各种湿化学刻蚀的方法.在这些方法中,Bosch深度反应离子刻蚀(即博世工艺)是目前运用最多的方法.根据TSV的制造流程,又可将TSV分为先通孔(TSV-first)、中通孔(TSV-middle)以及后通孔(TSV-last).由于每种 TSV 在制造流程中所处的位置不同,其用场以及添补材料也具有显著差异例如,先通孔是在互补金属氧化物半导体(CMOS)工艺开始之前形成 TSV,为了在随后的高温CMOS工艺中生存下来,多晶硅是通孔添补的导电材料的选择.中通孔是在CMOS 工艺之后,但在互连层之前形成 TSV,在不须要在高温CMOS 工艺中生存的情形下,可以利用铜来添补通孔,以利用其电气性能.但是当铜的 CTE 和高纵横比孔中的铜孔镀层中的空隙引起关注时,钨(W)和钼(Mo)中通孔添补也是选择.末了一种是在半导体品圆工艺完成后形成TSV.由于范例的后通 TSV 是大尺寸的,因此,Cu是范例的通径添补材料.
4.4
天线封装的办理方案
近些年来,由于 5G 技能的发展,低时延、高速率大容量万物互联等哀求对智好手机等5G利用场景提出了很大的寻衅.天线方面,5G 毫米波在传输过程中极易损耗,如何减小路径损耗、如何实现高速率大容量的传输以及如何在缩小天线尺寸的同时提高功效等问题亟待办理,传统的天线采取分离式封装策略,然而在高频下,天线和射频芯片的分离封装面临着互连损耗过大和集成密度低的问题,这就导致系统性能低落,难以实现未来通信的大规模系统集成.天线和RF前端器件的共同设计和共同封装,封装天线(Antenna in Package,AiP)、片上天线(Antenna on Chip,AoC)等天线的集成封装方案被广泛认为是毫米波及以上波段通信系统的可行办理方案.
4.5
封装天线(AiP)
AiP技能是将一元或多元天线集成到封装内部天线技能,其范例方案是采取集成电路封装工艺AiP 依赖 3D 封装技能,大大缩短了馈线长度,从而降落了互连损耗,提高了系统电源效率.AiP的优点在于它在单独的基板上实现,独立于RF芯片,且该基板可以专门用于辐射元件及其馈线,也可以充当收发器组件和异构集成的封装.
总的来看,AiP有两种构造:一种是倒装芯片构造,一种是嵌入式芯片构造.倒装芯片构造中,芯片采取倒装技能被与基板一侧连接,而天线阵列被支配在基板的另一侧.嵌入式芯片构造中,芯片嵌入基板内部,而天线阵列被支配在基板一层.由此可见,AiP 技能的关键在于前辈封装互连技能与基板材料的选择这两方面内容已在上文中阐述,在此不再赘述.
目前,AiP正被广泛运用于毫米波器件,被认为是未来毫米波天线封装的最佳办理方案.Gu等人在基站用有机层压基板的AiP方面取得了首创性进展他们设计了一个包括64个阵列嵌入式天线的芯片AiP.天线阵列在Tx模式和±40°扫描范围下,等效全向辐射功率(EIRP)超过50dBm.在家当化运用方面孔前一些企业,包括IBM、Intel、Samsung等均已开始将 AiP 作为其产品的天线封装方案.
4.6
片上天线(AoC)
片上天线是采取片上金属化连线工艺集成制作的天线.AoC 技能与 AiP技能最根本的差异在于,芯片上天线没有与射频电路(RF)封装在一起,以是射频电路不存在任何形式的互联,天线自己的功能构造基于单个模块上.其次,与 AiP比较,AoC 更小,只有几平方毫米.然而,AoC的毛病在于,对付硅基AoC 而言,衬底的高介电常数
和低电阻率严重降落了匹配带宽和辐射效率.
有研究者提出了一种亚太赫兹运用的硅基高增益AoC技能,高增益是通过利用孔径馈送机构勉励天线来实现的.对天线的测试结果表明,所提出的片上天线在0.290~0.316THz范围内的反射系数小于-10dB,最高增益和辐射效率分别为11.71dBi和70.8%.由于 AoC 技能难度上的问题,目前 AoC是天线封装研究较少的一个方向.基于此,有学者提出并演示了一种基于聚酰亚胺层的片上天线,该天线事情在 0.600~0.622THz的太赫兹区域的高频带上.有研究职员指出,在100GHz~1THz的频率下,AoC将是天线封装的一个有吸引力的选择方案.以此来看,对付适用于未来更高频段的毫米波AoC技能的成熟化,仍任重道远.
05
结束语
(1)5G毫米波向下要兼容 4G、3G等,向上要扩展频率,还须要知足低时延、高通率等特点,这是对封装技能的一次巨大寻衅.在封装方案方面,SiP可以实现不同材料、不同工艺模块/组件的异质异构集成,是办理 5G 毫米波器件封装的最具前景的方案.
(2)2.5D/3DSiP封装的高度集成化是未来5G系统器件发展的主要方向.此外,基于Chiplet的SiP 技能可将功能拆分成小芯片,降落制造难度,其IP重用的特色使其十分具有发展代价.
(3)在封装基板方面,目前已有LTCC、玻璃基板以及低损耗层压板,这些基板各有上风.此外,基于RDL的晶圆级封装也供应了一种无基板方案.在封装互连层面,传统的引线键合已不知足未来小尺寸高集成封装的哀求,未来的5G系统封装互连技能将以倒装、TSV、基于 RDL的扇出型封装为主.
(4)天线是5G毫米波器件的主要组成部分,目前有AoC和AiP两种具有潜力的天线封装办理方案.由于AoC的难度问题,目前对毫米波天线的研究紧张侧重于 AiP技能.但是两种技能各有千秋,详细利用还需根据实际需求权衡.
总而言之,前辈封装技能在后摩尔时期已被视为改进集成电路性能的一大主要方向.目前,毫米波器件的3DSiP封装仍未完备实现.在未来,广大的研究者、工程师们还需深耕于此.
作者：张墅野,邵建航,何 鹏
