打算机内部采取并行数据，不能直接把数据发到Modem，必须经由UART整理才能进行异步传输，其过程为：CPU先把准备写入串行设备的数据放到UART的寄存器（临时内存块）中，再通过FIFO（First Input First Output，先入先出行列步队）传送到串行设备，若是没有FIFO，信息将变得凌乱无章，不可能传送到Modem。
它是用于掌握打算机与串行设备的芯片。有一点要把稳的是，它供应了RS-232C数据终端设备接口，这样打算机就可以和调制解调器或其它利用RS-232C接口的串行设备通信了。作为接口的一部分，UART还供应以下功能：将由打算机内部传送过来的并行数据转换为输出的串行数据流。将打算机外部来的串行数据转换为字节，供打算机内部并行数据的器件利用。在输出的串行数据流中加入奇偶校验位，并对从外部吸收的数据流进行奇偶校验。在输出数据流中加入启停标记，并从吸收数据流中删除启停标记。处理由键盘或鼠标发出的中断旗子暗记（键盘和鼠标也是串行设备）。可以处理打算机与外部串行设备的同步管理问题。有一些比较高档的UART还供应输入输出数据的缓冲区，比较新的UART是16550，它可以在打算机须要处理数据前在其缓冲区内存储16字节数据，而常日的UART是8250。如果您购买一个内置的调制解调器，此调制解调器内部常日就会有16550 UART
事情事理
发送吸收
发送逻辑对从发送FIFO 读取的数据实行“并→串”转换。掌握逻辑输出起始位在先的串行位流，并且根据掌握寄存器中已编程的配置，后面紧随着数据位（把稳：最低位 LSB 先输出）、奇偶校验位和停滞位。
在检测到一个有效的起始脉冲后，吸收逻辑对吸收到的位流实行“串→并”转换。此外还会对溢出错误、奇偶校验缺点、帧缺点和线中止（line-break）缺点进行检测，并将检测到的状态附加到被写入吸收FIFO 的数据中。
波特率产生
波特率除数（baud-rate divisor）是一个22 位数，它由16 位整数和6 位小数组成。波特率发生器利用这两个值组成的数字来决定位周期。通过带有小数波特率的除法器，在足够高的系统时钟速率下，UART 可以产生所有标准的波特率，而偏差很小。
数据收发
发送时，数据被写入发送FIFO。如果UART 被使能，则会按照预先设置好的参数（波特率、数据位、停滞位、校验位等）开始发送数据，一贯到发送FIFO 中没有数据。一旦向发送FIFO 写数据（如果FIFO 未空），UART 的忙标志位BUSY 就有效，并且在发送数据期间一贯保持有效。BUSY 位仅在发送FIFO 为空，且已从移位寄存器发送末了一个字符，包括停滞位时才变无效。即 UART 不再使能，它也可以指示忙状态。BUSY 位的干系库函数是UARTBusy( )
在UART 吸收器空闲时，如果数据输入变成“低电平”，即吸收到了起始位，则吸收计数器开始运行，并且数据在Baud16 的第8 个周期被采样。如果Rx 在Baud16 的第8 周期仍旧为低电平，则起始位有效，否则会被认为是缺点的起始位并将其忽略。
如果起始位有效，则根据数据字符被编程的长度，在 Baud16 的每第 16 个周期（即一个位周期之后）对连续的数据位进行采样。如果奇偶校验模式使能，则还会检测奇偶校验位。
末了，如果Rx 为高电平，则有效的停滞位被确认，否则发生帧缺点。当吸收到一个完全的字符时，将数据存放在吸收FIFO 中。
中断掌握
涌现以下情形时，可使UART 产生中断：
FIFO 溢出错误
线中止缺点（line-break，即Rx 旗子暗记一贯为0 的状态，包括校验位和停滞位在内）
奇偶校验缺点
帧缺点（停滞位不为1）
吸收超时（吸收FIFO 已有数据但未满，而后续数据永劫光不来）
发送 吸收
由于所有中断事宜在发送到中断掌握器之前会一起进行“或运算”操作，以是任意时候 UART 只能向中断产生一个中断要求。通过查询中断状态函数UARTIntStatus( )，软件可以在同一个中断做事函数里处理多个中断事宜（多个并列的if 语句）。
