这将是Chiplet的最大年夜寻衅？_芯片_接口

文章目录 [+]

小编

专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。
《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下"大众年夜众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球\公众 data-from=\公众0\公众>

这将是Chiplet的最大年夜寻衅？_芯片_接口这将是Chiplet的最大年夜寻衅？_芯片_接口通讯

在正在到来的后摩尔时期，芯片前辈制程逐渐打破物理极限，由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，前辈封装随之浮出水面。

另一方面，前辈制程带来的设计本钱也水涨船高。
IBS首席实行官Handel Jones表示，设计28nm芯片的均匀本钱为4000万美元。
比较之下，设计7nm芯片的本钱为2.17亿美元，设计5nm芯片的本钱为4.16亿美元，3nm设计更将耗资5.9亿美元。
一样平常公司很难承受。

双重寻衅下，Chiplet风潮正在来临。

Chiplet技能是SoC集成发展到一定程度之后的一种新的芯片设计办法，通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互连起来，采取新型封装技能，将不同功能、不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。

普通点讲，便是把不同功能的芯片单元（可以利用不同的工艺节点制造，乃至可以由不同的供应商供应）封装到一个芯片里，快速定制出一个能知足多种功能需求的芯片产品。
Chiplet的兴起有望办理工艺提升困难，以及导致的芯片制造本钱问题。

芯原股份董事长戴伟民认为，并非每种芯片都须要5nm/7nm这样的尖端工艺，也不是每一家公司都能包袱的起初辈工艺的本钱，Chiplet这种将不同工艺节点的die混封的新形态或将是未来芯片的主要趋势之一。

以AMD为例，AMD第二代EPYC做事器处理器Ryzen采取小芯片设计，将前辈的台积电7nm工艺制造的CPU模块与更成熟的格罗方德12/14nm工艺制造的I/O模块组合，7nm可知足高算力的需求，12/14nm则降落了制造本钱。
同时，采取更成熟制程的I/O模块还有助于整体良率的提升。

AMD第二代EPYC做事器处理器Ryzen（图源：technewstube）

Chiplet实在并不是一个新技能，只是在新工艺节点越来越贵，竞争越来越激烈的半导体市场上，又被重新派上了用场。
随着Chiplet的上风逐渐显露，它正被微处理器、SoC、GPU和FPGA等更前辈和高度集成的半导体器件采取。

多年来，AMD、英特尔、Marvell、ODSA、DARPA和其他公司都逐渐在开拓支持小芯片的设计。
随着越来越多的玩家进入，更多的设计样本正在推动本钱的低落，加速Chiplet生态发展。
据Omdia报告，2018年Chiplet市场规模为6.45亿美元，估量到2024年会达到58亿美元，2035年则超过570亿美元，Chiplet的环球市场规模正在迎来快速增长。

2018-2024年环球小芯片市场收入（来源：Omdia）

Chiplet互连面临寻衅

（图片来自网络侵删）

与传统的单片集成方法比较，Chiplet在许多方面具有上风和潜力。
然而，目前Chiplet尚处于起步阶段，只有少数公司拥有开拓这些产品的能力，大多数企业还没有足够的专业知识，包括设计能力、die（裸片）、die到die互连和制造策略，这些都使小芯片的进一步发展带来困难。

Chiplet的可行性常常受到片间互连的性能、可用性以及功耗和本钱问题的限定，各种异构芯片的互连接口和标准的设计在技能和市场竞争方面难以实现性能和灵巧性间的平衡。

多年来，业内一贯在探求一种“真正的互连”，以便在单个MCM（Multi Chip Module多芯片模块）中实现从裸片到裸片的通信，更好的完成数据存储、旗子暗记处理、数据处理等丰富的功能。
如何让裸片与裸片之间高速互联，是Chiplet技能落地的关键，也是百口当链目前的一大全新寻衅。

Chiplet技能在物理层中利用的互连接口可以分为以下几类：

（1）串行接口

从运用程序传输间隔的角度来看，串行接口包括长/中/短间隔的SerDes（LR/MR/VSR SerDes），超短间隔（XSR）SerDes和极短间隔（USR）SerDes。

串行接口的分类（a）和运用（b）

LR/MR/VSR SerDes常日用于芯片间连接和芯片与模块连接，被广泛用于PCI-E、以太网和RapidIO等通信接口。
这些接口的紧张特点是可靠，传输间隔长，本钱低以及易于集成。
然而，由于这些接口在功耗，面积和延迟方面没有上风，因此难以支持对此有高哀求的高性能芯片的布局。

XSR SerDes为“Die-to-Die”（D2D）和“Die-to-Optical”（D2OE）的互连供应了相应的SerDes标准，现有标准速率正在从50Gbps向100Gbps速率过度。
XSR SerDes不须要繁芜的均衡算法，不添加FEC也可以较好的掌握误码率，具有功耗低、面积小、通信协议灵巧的特点，适宜在具有端到端FEC的光学设备和裸芯片之间支配。

USR SerDes紧张致力于通过2.5D/3D封装技能在超短间隔（10mm级别）上实现芯片对芯片的高速互连通信。
由于通信间隔短，USR通过高等编码，多位传输和其他技能供应了更好的性能、功耗比和更好的可伸缩性。
USR SerDes互连技能的发展大大减少了半导体芯片之间通信所需的I/O总数。
但USR对传输间隔的哀求又阻碍了Chiplet的大规模集成。

（2）并行接口

用于Chiplet互连的通用并行接口包括英特尔的AIB/MDIO，台积电的LIPINCON，ODSA的BoW等，专用于高带宽存储之间的互连。

AIB/MDIO：AIB是英特尔推出的一种在小芯片之间传输数据的接口方案和互连标准。
多年来，英特尔一贯在生产带有AIB接口的产品，在其Stratix 10 FPGA上就利用了AIB接口来集成多种不同的小芯片。

作为AIB的升级版本，MIDO供应了更高的传输效率，并且相应速率和带宽密度是AIB的两倍以上。
AIB和MDIO技能紧张适用于通信间隔短，损耗低的2.5D和3D封装技能，例如EMIB、Foveros。

英特尔声称MDIO和台积电的LIPINCON水平相称（图源：Intel）

LIPINCON：LIPINCON是台积电多年前就开始研发的裸片之间数据互联接口技能，通过利用前辈的基于硅的互连封装技能（例如InFO、CoWoS）和时序补偿技能，为Chiplet提出的高性能互连接口。
LIPINCON可以在没有PLL/DLL的情形低落低功耗和占用面积。
LIPINCON接口包含两种类型的PHY：PHYC和PHYM，分别用于SoC芯片和存储器/收发器芯片。

BoW：ODSA正在定义一个名为Bunch of Wires (BoW)的芯片到芯片接口。
BoW接口专注于办理基于有机基板的并行互连问题，BoW有BoW Base，BoW-Fast和BoW-Turbo三种类型，支持不同的传输间隔和传输效率。
此外，BoW支持向后兼容，并且对芯片工艺和封装技能的限定较少，不依赖于前辈的基于硅的互连封装技能，具有广泛的运用范围。

此外，HBM(High Bandwidth Memory)接口也属于并行接口，专门用于存储器件与die互连的标准。

（3）其它接口

原则上来讲，通过适应底层物理层（PHY），可以将传统接口标准（例如以太网MAC，PCIe等）用于链路层的Chiplet传输。
Tilelink接口协议、CCIX接口标准以及ISF接口协议等，都能够支持Chiplet的芯片对芯片互连。

能够看到，以上的接口方案都是根据特定的互连哀求进行的设计，有各自的优缺陷。
在大多数情形下，Chiplet互连办理方案与特定运用直接干系。
并行接口如BoW、AIB、HBM能够供应低功耗、低延迟和高带宽，但代价是须要在裸片之间连接许多线路，只有利用昂贵的插接器或桥接技能才能知足布线哀求；相对付并行接口，SerDes供应了类似的带宽，减少了通信所需的I/O总数和线路长度，但是会增加一些额外的功耗和延迟。

因此，Chiplet设计职员在选择die-to-die互连之前，要根据实际运用需求、约束条件和芯片特性，充分考虑其运用的干系哀求，选择得当的接口来实现系统优化的目标。

Chiplet互连的布局与考试测验

从行业发展来看，第一批基于小芯片的设计是将芯片到芯片互连与自有设备的专有接口相结合。
然而，除了自有产品外，供应商可能想要利用另一家公司的die，但大多数公司可能不愿意分享芯片的内部事情事理。

因此，如何将一家公司的芯片共享给另一家公司？如何将多个不同来源的die之间进行连接和通信？都成了摆在Chiplet面前的寻衅。
行业须要具有开放的互连接口，使不同的芯片能够相互通信。

到目前为止，上文提到的英特尔开拓的高等接口总线 (AIB)，是市场上为数不多的开放接口之一，在DARPA的CHIPS项目支持下，英特尔向干系供应商供应了免费的AIB接口容许，许多不同企业及高校正在用AIB打造小芯片系统。
如果AIB未来能够成为业界的标准（类似Arm的AMBA总线标准），则将能大大加速Chiplet模式更快的遍及。

当然，供应商须要的不止一种芯片到芯片互连方案。
除了上述提到的几种，其他互连技能也正在研发中，行业厂商在纷纭布局：

Marvell在推出模块化芯片架构时采取了Kandou总线接口；

AMD推出的Infinity Fabrie总线互联技能，以及用于存储芯片堆叠互联的HBM接口；

Xilinx正在开拓OpenHBI，一种源自HBM标准的片间互连/接口技能；

Momentum 正在推动铜稠浊键合，利用眇小的铜对铜连接来连接封装中的芯片；

NVIDIA推出的用于GPU的高速互联NVLink方案；

光互连论坛正在开拓一种称为CEI-112G-XSR的技能，为小芯片实现高速传输的芯片到芯片连接；

这些都是家当链企业在致力Chiplet实现高速互联上的不同考试测验。

此外，ODSA也正在研究多种技能，包括标准芯片到芯片接口、参考设计和事情流程，致力于小芯片设计交流 (Chiplet Design Exchange：CDX) 的早日实现，即可以灵巧交易来自不同供应商认证过的小芯片。

ODSA表示：“我们正在编写一份CDX白皮书，该白皮书将为业界供应有关构建小芯片模型的指南。
个中，建模的同等性是开拓组件能够在市场上交易的关键。
但是实现这一目标须要韶光和资源，至少在两三年内不会涌现小芯片的公开交流。
”

可见，统一接口和标准对付Chiplet系统至关主要，但仍有较长的路要走。

图源：知乎

海内方面，也有厂商在此展开动作。
芯动科技推出了国产自主标准的INNOLINK Chiplet IP和HBM2E等高性能打算平台技能，支持高性能CPU/GPU/NPU芯片和做事器；为了让IP更具象、更灵巧的被运用在Chiplet里面，芯原提出了IP as a Chip（IaaC）的理念，旨在以Chiplet实现分外功能IP从软到硬的“即插即用”，办理7nm、5nm及以下工艺中性能与本钱的平衡，并降落较大规模芯片的设计韶光和风险。

此外，在2020年环球硬科技创新大会上，业内公司和专家共同启动了Chiplet家当同盟，旨在联合AI家当干系的学术界、家当界等各方主要力量，共同制订环球Chiplet互联标准、共建Chiplet开放平台，助推Chiplet家当生态繁荣。

在Chiplet这块待开垦沃田沃土上，国内外企业都在加速布局。

写在末了

开拓通用接口是一项艰巨的任务，由于要考虑各种成分，并且并非所有运用程序都以相同的办法和标准权衡利弊，本钱、面积、功耗、带宽、时延、间隔、良率、可伸缩性以及在不同节点中实现的能力等等，还有EDA工具，更有标准和家当链生态圈的问题，都是接口技能要考虑的成分。

从行业现状来看，当前主流厂商都正在建立独自的专有标准，然后致力于将自己的标准向全行业遍及。
相信未来随着生态系统的不断发展，对标准的需求的不断提升，自然会有一部分标准走到前列，影响到行业。
大家都期待着自己能够在这个过程中走得更快，走得更远。

一种新的技能不会是一挥而就的，其打破性发展须要包括市场的、技能的、计策的等在内的各种契机。
Chiplet技能不止是技能层面打破的方向之一，也是行业领头者保持前辈的策略，更是后发者，尤其在面临各类发展限定下的选择，有多少被期许，就有多少待占领。

与30万半导体精英一起，订阅您的私家芯闻秘书！
欢迎订阅摩尔精英旗下更多"大众号：摩尔精英、半导体行业不雅观察、摩尔App\"大众 data-from=\"大众0\"大众>

免责声明：本文由作者原创。
文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。

本日是《半导体行业不雅观察》为您分享的第2751内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜MLCC｜英伟达｜仿照芯片

标签：芯片互连