文章目录
[+]
经发热友挖掘，锐龙CPU内核的更多技能细节曝光在我们面前。
基于Fitzchens Fitz的裸片透视，工程师Nemez用彩图的形式将“Matisse（对应锐龙3000 CPU）”和“Rome（对应第二代EPYC霄龙）”中IO芯片的“五脏六腑”给标记了出来。
图为Matisse
（图片来自网络侵删）
这里大略阐明下，锐龙3000 CPU、EPYC 2霄龙采纳的都是CCD+I/O Die的封装办法，一个CCD对应8核Zen2，而I/O裸片采取14nm工艺打造，CCD的构造，AMD官方有公布，这里绘制的是I/O Die“彩超”。
图为Rome
以“Matisse”为例，I/O裸片中拥有两个x16 SerDes主控（可同时管理PCIe、SATA、USB 3等接口）、一个I/O根核心、两个x16 SerDes物理层等。
比拟“Rome”，x16 SerDes主控多达8个，而三代锐龙线程撕裂者（Castle Peak）则屏蔽了个中4个，对付消费者来说，这也便是三代撕裂者限定为四通道内存的根本缘故原由。
