原子层沉积 (ALD) 概览_薄膜_图案

PART 01

化学气相沉积/Chemical Vapor Deposition

ALD 实际上是一种化学气相沉积 (CVD)，是芯片制造过程中最常见的薄膜生产方法之一。
在 CVD 中，气态“前体”化学品流入包含硅晶片的工艺室。
这些前体在晶片表面发生反应，与从腔室中取出的副产物一起形成所需的薄膜。
等离子体增强 CVD (PECVD) 利用等离子体来降落沉积温度，同时保持良好的薄膜质量和高沉积速率。
这是一个主要的上风，由于某些 CVD 工艺涉及的温度高于当今前辈半导体中利用的材料所能承受的温度。
然而，PECVD 工艺是“汤汁”——前体、等离子体、副产品和其他分子碎片和物种都漂浮在腔室中.

PART 02

原子层沉积/Atomic Layer Deposition

得到改进掌握的窍门是将沉积过程分成半个反应，每个反应都可以很好地掌握。
ALD 工艺首先用前体注入反应室，该前体涂覆（或“吸附”到）晶片的暴露表面。
这个过程被称为自限性，由于前体只能吸附在暴露区域；一旦所有这些都被覆盖，吸附就会停滞。
然后引入第二气体并与前体反应以形成所需材料。
第二步也是自限性的：一旦可用的前体位点用完，反应就会停滞。
重复这两个步骤，直到得到所需的薄膜厚度。

有几种方法可以划分步骤。
在一种称为空间 ALD 的技能中，晶片在不同位置之间移动并在每个位置暴露于不同的前体。
另一种方法是将晶片固定在一个位置，并交替地将前体引入/移除腔室。
这种称为韶光 ALD 的方法使晶圆能够在更对称的环境中进行处理，从而改进工艺结果，例如更好的临界尺寸 (CD) 范围掌握。

PART 03

ALD上风/ALD Advantages

ALD 的用场连续增长。
例如，一种有前景的运用是选择性区域沉积，它利用固有的选择性薄膜。
研究职员目前正在开拓在非常特定的位置沉积金属和电介质的方法——基本上是创建一种不同的图案化方法。
选择性首次成为最主要的薄膜特性，对付 5 nm 至 3 nm 技能节点的集成至关主要。
ALD 也正在被探索作为一种改进覆盖掌握的方法，或者新图案可以如何精确地对准现有图案。
与底层电触点的任何偏移或未对准都会降落导电性并对芯片性能产生负面影响。

PART 04

运用/Applications

ALD 工艺能够创建介电（绝缘）和金属（导电）薄膜，详细取决于前体的选择。
它的许多优点使 ALD 被用于多种运用，在此我们简要先容个中的一些。

➡自对准图案化： ALD 在自对准多重图案化中起着关键浸染，它用于形成比当前光刻技能所能生产的更小的图案。
在该技能中，薄间隔物沉积在预定义的特色上。
该隔离膜必须高度共形且非常均匀，由于它终极将定义终极图案的关键尺寸。

➡3D NAND： 3D NAND存储器件中的三维构造须要高度的工艺可变性掌握。
ALD 非常适宜于此，并用于在存储孔的侧壁上形成介电膜。
金属 ALD 还用于更换栅极方案中的字线添补，这须要横向沉积以完备添补狭窄的水平特色。

➡FinFET： finFET 中的薄栅极侧壁间隔物必须以极其均匀的厚度形成且没有针孔。
ALD 是沉积该层的绝佳办法，它将掌握栅极与三维鳍状构造分开。

PART 05

未来运用/Future Applications

ALD 的用场连续增长。
例如，一种有前景的运用是选择性区域沉积，它利用固有的选择性薄膜。
研究职员目前正在开拓在非常特定的位置沉积金属和电介质的方法——基本上是创建一种不同的图案化方法。
选择性首次成为最主要的薄膜特性，对付 5 nm 至 3 nm 技能节点的集成至关主要。
ALD 也正在被探索作为一种改进覆盖掌握的方法，或者新图案可以如何精确地对准现有图案。
与底层电触点的任何偏移或未对准都会降落导电性并对芯片性能产生负面影响。

展望未来，随着这些和其他运用的发展，我们估量原子层处理将在推进半导系统编制造方面发挥越来越主要的浸染。
ALD 被证明是一项关键的使能技能，随着它们被集成到下一代设备中，它不断发展以用于具有寻衅性的新构造和缩放策略。

wx@深圳真空行业协会，理解更多行业资讯!