在自研ASIC上，Marvell已经支持14nm、7nm、5nm工艺，以及目前最前辈的台积电3nm工艺。Marvell的3nm ASIC方案不仅供应了功耗和面积上的扩展，同时还为Marvell的SoC和网络IP带去了额外的性能加强。当下台积电的3nm可以说是自研芯片PPA的顶峰，以是在亚马逊的第二代以及后续的AI ASIC处理器、微软的Maia第二代AI处理上，都用到了Marvell供应的3nm方案。
此前紧张为有线通信市场供应定制ASIC方案的博通，也已经在AI时期完成了技能积累，也因此同样收成了不少大厂的青睐，其IP为构建新一代的XPU供应了从网络、封装、互联到打算的全套办理方案，同样可为客户供应最高3nm工艺的办理方案，
此前已经爆出博通从谷歌的TPU v1开始，就在持续为其供应ASIC设计做事，如今到了第六代TPU Trillium乃至之后的v7，也离不开博通的设计支持。此外，Meta也是博通的紧张客户之一，其MTIA处理器v1、V2皆由博通参与设计，包括后续的迭代产品也是如此。在博通的XPU路线图中也提到了新增的第三大客户，据JP摩根推断，这是字节跳动的AI视频/AI网络芯片。
AI网络与连接方案在网络芯片上，尤其因此太网交流芯片上，大厂们的选择同样是在Marvell和博通两家之间选择，Marvell的Teralynx和博通的Tomahawk，均为数据中央供应了高效可扩展的以太网交流方案，目前两家的最高网络速率都可以达到单芯片51.2Tb/s。除了英伟达系的AI打算节点拥有自己的方案外，诸如谷歌、Meta和微软等都在利用博通和Marvell的以太网交流方案。
为了担保通用连接性，绝大多数厂商的自研芯片都选择了支持PCIe这一行业标准，尤其是对最新PCie 6.0的支持。而在PCIe交流和旗子暗记完全度办理方案上，博通和Astera可以说是独占鳌头了。无论是英伟达、谷歌、Meta、亚马逊还是微软，其PCIe 5.0/6.0交流芯片都采取了博通的ExpressFabric平台，PCIe 5.0/6.0 Retimer芯片都采取了Astera Labs的Aries系列产品。
写在末了与传统的设计做事不同，大厂们如今拥有弘大的AI芯片需求，这也是为何博通和Marvell的AI芯片设计干系业务营收持续增长的缘故原由。对付大厂来说，短期内组建弘大的芯片设计团队并不现实，也缺少可靠IP的积累，依赖第三方的设计做事，加快产品上市韶光才是最有效的竞争路线。
