大略解释SAB工艺的流层中要把稳哪些?
1.
答：①SAB 光刻后（photo），刻蚀后(etch)的图案（特殊是小块区域）。要确定有完全的包覆（block）住必需被包覆（block）的地方。
②remain oxide (残留氧化层的厚度)。
2.
何谓硅化物( salicide)?
答：Si 与 Ti 或 Co 形成 TiSix 或 CoSix, 一样平常来说是用来降落打仗电阻值（Rs, Rc）。
3.
硅化物(salicide)的形成步骤紧张可分为哪些?
答：①Co(或Ti)+TiN的沉积；
②第一次RTA（快速热处理）来形成Salicide。
③将未反应的Co(Ti)以化学酸去除。
④第二次RTA (用来形成Ti的晶相转化, 降落其阻值)。
4.
MOS器件的紧张特性是什幺？
答：它紧张是通过栅极电压（Vg）来掌握源，漏极(S/D)之间电流，实现其开关特性。
5.
我们一样平常用哪些参数来评价device的特性？
答：紧张有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一样平常哀求Idsat、Vbk (breakdown)值只管即便大， Ioff、Rc只管即便小，Vt、Rs只管即便靠近设计值.
6.
什么是Idsat?Idsat 代表什么意义？
答：饱和电流。也便是在栅压(Vg)一定时，源/漏(Source/Drain)之间流动的最大电流.
7.
在工艺制作过程中哪些工艺可以影响到Idsat?
答：Poly CD(多晶硅尺寸)、Gate oxide Thk(栅氧化层厚度)、AA(有源区)宽度、Vt imp.条件、LDD imp.条件、N+/P+ imp. 条件。
8.
什么是Vt? Vt 代表什么意义？
答：阈值电压（Threshold Voltage），便是产生强反转所需的最小电压。当栅极电压Vg<Vt时, MOS处于关的状态，而Vg〉=Vt时，源/漏之间便产生导电沟道，MOS处于开的状态。
9.
在工艺制作过程中哪些工艺可以影响到Vt?
答：Poly CD、Gate oxide Thk. (栅氧化层厚度)、AA(有源区)宽度及Vt imp.条件。
10.
什幺是Ioff? Ioff小有什幺好处
答：关态电流，Vg=0时的源、漏级之间的电流，一样平常哀求此电流值越小越好。Ioff越小, 表示栅极的掌握能力愈好, 可以避免不必要的泄电流(省电)。
11.
什幺是 device breakdown voltage?
答：指崩溃电压（击穿电压），在 Vg=Vs=0时，Vd所能承受的最大电压，当Vd大于此电压时，源、漏之间形成导电沟道而不受栅压的影响。在器件越做越小的情形下，这种环境将会越来越严重。
12.
何谓ILD? IMD? 其目的为何？
答： ILD ：Inter Layer Dielectric, 是用来做device 与 第一层metal 的隔离（isolation），而IMD：Inter Metal Dielectric，是用来做metal 与 metal 的隔离（isolation）.要把稳ILD及IMD在CMP后的厚度掌握。
13.
一样平常介电层ILD的形成由那些层次组成？
答：① SiON层沉积(用来避免上层B,P渗入器件)；
② BPSG（掺有硼、磷的硅玻璃）层沉积；
③ PETEOS（等离子体增强正硅酸乙脂）层沉积；
末了再经ILD Oxide CMP(SiO2的化学机器研磨)来做平坦化。
14.
一样平常介电层IMD的形成由那些层次组成？
答：① SRO层沉积(用来避免上层的氟离子往下渗入器件)；
② HDP-FSG（掺有氟离子的硅玻璃）层沉积;
③ PE-FSG（等离子体增强,掺有氟离子的硅玻璃）层沉积；
利用FSG的目的是用来降落dielectric k值, 减低金属层间的寄生电容。
末了再经IMD Oxide CMP(SiO2的化学机器研磨)来做平坦化。
15.
大略解释Contact(CT)的形成步骤有那些?
答：Contact是指器件与金属线连接部分，分布在poly、AA上。
① Contact的Photo（光刻）；
② Contact的Etch及光刻胶去除(ash & PR strip)；
③ Glue layer（粘合层）的沉积；
④ CVD W（钨）的沉积
⑤ W-CMP 。
16.
Glue layer（粘合层）的沉积所处的位置、身分、薄膜沉积方法是什幺？
答：由于W较难附着在Salicide上,以是必须先沉积只Glue layer再沉积W
Glue layer是为了增强粘合性而加入的一层。紧张在salicide与W(CT)、W(VIA)与metal之间, 其身分为Ti和TiN, 分别采取PVD 和CVD办法制作。
17.
为何各金属层之间的连接大多都是采取CVD的W-plug(钨插塞)?
答：① 由于W有较低的电阻；
② W有较佳的step coverage(阶梯覆盖能力)。
18.
一样平常金属层(metal layer)的形成工艺是采取哪种办法?大致可分为那些步骤?
答：① PVD (物理气相淀积) Metal film 沉积
② 光刻(Photo)及图形的形成；
③ Metal film etch 及plasma(等离子体)洗濯（此步驺为连序工艺，在同一个机台内完成，其目的在避免金属堕落）
④ Solvent光刻胶去除。
19.
Top metal和inter metal的厚度，线宽有何不同?
答：Top metal常日要比inter metal厚得多，0.18um工艺中inter metal为4KA,而top metal要8KA.紧张是由于top metal直接与外部电路相接，所承受负载较大。一样平常top metal 的线宽也比 inter metal宽些。
20.
在量测Contact /Via（是指metal与metal之间的连接）的打仗窗开的好不好时, 我们是利用什幺电性参数来得知的?
答：通过Contact 或Via的 Rc值，Rc值越高，代表打仗窗的电阻越大, 一样平常来说我们希望Rc 是越小越好的。
21.
什幺是Rc? Rc代表什幺意义？
答：打仗窗电阻，详细指金属和半导体（contact）或金属和金属(via)，在相打仗时在节处所形成的电阻，一样平常哀求此电阻越小越好。
22.
影响Contact (CT) Rc的紧张缘故原由可能有哪些?
答：①ILD CMP 的厚度是否非常；
②CT 的CD大小；
③CT 的刻蚀过程是否正常；
④打仗底材的质量或浓度（Salicide，non-salicide)；
⑤CT的glue layer（粘合层）形成；
⑥CT的W-plug。
23.
在量测Poly/metal导线的特性时, 是利用什幺电性参数得知?
答：可由电性量测所得的spacing & Rs 值来表现导线是否非常。
24.
什幺是spacing?如何量测?
答：在电性丈量中，给一条线(poly or metal)加一定电压，丈量与此线相邻但不相交的其余一线的电流，此电流越小越好。当电流偏大时期表导线间可能发生短路的征象。
25.
什幺是 Rs?
答：片电阻（单位面积、单位长度的电阻），用来量测导线的导电情形如何。一样平常可以量测的为 AA(N+,P+), poly & metal.
26.
影响Rs有那些工艺?
答：① 导线line（AA, poly & metal）的尺寸大小。(CD=critical dimension)
② 导线line（poly & metal）的厚度。
③ 导线line (AA, poly & metal) 的本身电导性。（在AA, poly line 时可能为注入离子的剂量有关）
27.
一样平常护层的构造是由哪三层组成?
答：① HDP Oxide(高浓度等离子体二氧化硅)
② SRO Oxide（Silicon rich oxygen富氧二氧化硅）
③ SiN Oxide
28.
护层的功能是什幺?
答：利用oxide或SiN层, 用来保护下层的线路，以避免与外界的水汽、空气相打仗而造成电路危害。
29.
Alloy 的目的为何?
答：① Release 各层间的stress（应力），形成良好的层与层之间的打仗面
② 降落层与层打仗面之间的电阻。
30.
工艺流程结束后有一步骤为WAT，其目的为何?
答：WAT(wafer acceptance test), 是在工艺流程结束后对芯片做的电性丈量，用来考验各段工艺流程是否符合标准。（前段所讲电学参数Idsat, Ioff, Vt, Vbk(breakdown), Rs, Rc便是在此步骤完成）
31.
WAT电性测试的紧张项目有那些?
答：① 器件特性测试；
② Contact resistant (Rc)；
③ Sheet resistant (Rs)；
④ Break down test；
⑤ 电容测试；
⑥ Isolation (spacing test)。
32.
什么是WAT Watch系统? 它有什么功能?
答：Watch系统供应PIE工程师一个工具, 来针对不同WAT测试项目,设置不同的栏住产品及发出Warning警告标准, 能使PIE工程师早期创造工艺上的问题。
33.
什么是PCM SPEC?
答：PCM (Process control monitor) SPEC广义而言是指芯片制造过程中所有工艺量测项目的规格,狭义而言则是指WAT测试参数的规格。
34.
当WAT量测到非常是要如何处理?
答：① 查看WAT机台是否非常,若有则重测之
② 利用手动机台Double confirm
③ 检讨产品是在工艺流程制作上是否有非常记录
④ 切片检讨
35.
什么是EN? EN有何功能或用场?
答：由CE发出,详记关于某一产品的干系信息(包括Technology ID, Reticle and some split condition ETC….) 或是客户哀求的事变 (包括HOLD, Split, Bank, Run to complete, Package….), 根据EN供应信息我们才可以建立Process flow及处理此产品的干系动作。
36.
PIE工程师每天来公司须要Check哪些项目(开门五件事)?
答：① Check MES系统, 察看自己Lot情形
② 处理in line hold lot.(defect, process, WAT)
③ 剖析汇总干系产品in line数据.(raw data & SPC)
④ 剖析汇总干系产品CP test结果
⑤ 参加晨会, 申报请示干系产品信息
