以下是一些可以帮助您的指南：
您须要可靠地使系统故障打消。一个能自行办理的问题本身就会自行消逝。一次只变动一件事并把稳效果。如果电路停滞事情，叨教“什么发生了改变？”是否有与故障同时发生的事宜？查看故障是否随转换器单板，芯片或负载等一起移动。考虑到这些观点，以下是设计DC-DC降压转换器时可能碰着的九个常见问题以及一些可能的缘故原由。
10×探头丈量输出电压。图片来自Eric Bogatin
问题＃1：太多的波纹如果您看到太多的纹波，则电感可能太低 - 较高的值会产生较低的纹波，但会产生较慢的瞬态相应。
此外，请记住，较大的电感纹波电流意味着较高的峰值电流和较大的电感饱和可能性，尤其是在高温时，你电路上的FETs上所承受的应力更大。
其他问题可能是Cout（输出电容）太低（没有足够的存储空间来保持输出）或Cout的 ESR（等效串联电阻）太高（导致Cout中的IR（压降）太大）。
末了，低开关频率会引起更多纹波。
利用10倍探头丈量到的噪音
问题＃2：无法启动首先，问自己这个问题：“启用（enable）”引脚是否精确驱动（或上拉）？这与电源是否有良好的输出缘故原由相同。
可能会涌现启动失落败，由于您看到负载电容过大（如FPGA），表现为短路并触发电流限定。一些芯片具有消隐（blanking）和软启动功能，可以战胜这一点。
将电流限定点设置为尽可能高，以避免误报，并与FPGA工程师协商以优化系统级电容容量。
末了，确保Vin没有下垂，并且由于输入下垂，UV被锁定而无法激活。
问题＃3：电源关断时仍有输出电压存在如果您的电路确实关闭但是您在输出端仍看到了输出电压，则常日来自另一个电源电路。检讨到其他活动的电源轨道是否存在非显而易见的路径。
问题＃4：不良的输出调节通过远程Vout感测，可能由于电源路径欧姆电压降而导致不良的调节（ bad regulation），这可能是由于导轨（单个电源转换器输出线）导致电路板上的负载过多。这便是为什么有时避免利用多轨转换器IC（“PMICs”）以支持其负载阁下的多个转换器。
如果您的电压检测引脚有噪声，请保持此引脚的布局清洁，并确保与检测旗子暗记干系的任何电阻都放在掌握器附近。
另一种阐明是，您的参考电压可能在滤波不敷时变得不太稳定。
问题＃5：缓慢的瞬态相应这里的紧张缘故原由是可能有太多的大容量输出电容或太大的电感。
另一个问题可能是不好的环路补偿。没有得当的丈量设备，环路特性很难完备被表征出来。但是，纵然您没有网络剖析仪（network analyzer），也可以利用步进负载并不雅观察瞬态振铃征象 - 它会很便宜地见告您是否存在不好的环路补偿。
此外，在开拓过程中，如果设计负载发生变革，补偿常日必须改变。例如，您是否在利用其设计负载只有规格一半的工厂评估模块？大概你就会创造问题。
问题＃6：不稳定Cout（输出电容）的 ESR可能是不稳定的缘故原由，由于它在环路相应中引入了零点，这使得增益曲线停滞低落并开始横向移动，从而侵蚀或肃清增益裕度。如果零点是足够低的频率，则在相位变为180°之前增益不会通过零点。
更便宜的转换器芯片可以在内部进行补偿以节省外部元件，但要确保您的Cout知足最小和最大Cout ESR范围，以确保它们稳定。
对不稳定性的其他阐明可能包括不良电压感应或求和节点布局或噪声。
务必利用设计软件天生波特图并检讨相位和增益余量，包括是否存在温度过高。
问题＃7：效率低下自举电容（bootstrap capacitor ）须要足够大，以便为高侧FET栅极供应足够的电荷 - 否则，FET可能无法完备导通，然后会烧毁电源。与升压引脚（boost pin）串联的电阻可用于调节导通以掌握振铃。
丈量功率电路效率（特殊是高于90％）并非易事，由于它须要电流丈量并且是两个功率量的比率。希望您能够通过电子表格工具来表征每个组件对损耗的贡献，这常日会见告您MOSFET和电感器电阻（“DCR”或直流电阻）是摧残浪费蹂躏热量的紧张缘故原由。
显示降压开关稳压器的效率与频率的关系图。
问题＃8：低温问题请记住，低温下电解电容的ESR会上升，电容值也会低落。
问题＃9：PMBus问题在共享数据通信总线上，确保在您不查看时，另一个节点不会间歇性地抖动。
此外，确保您利用的上拉强度足够大：47kΩ上拉（如FPGA中）效果不如10kΩ。
结论如果您完备不知道该怎么做，那么可以获取更多数据 - 这将为您供应剖析，创建想法和促进团队谈论的内容和信息。
