IBM AI 仿照芯片包括 64 个仿照块，每个块都可以用作神经网络中的一层。图片由IBM供应
矩阵乘法是人工智能模型的主要组成部分，它利用内存打算架构来防止数据进出处理器的混洗。然而，只管此功能具有速率和效率上风，但设计职员仍旧必须结合数字电子设备来调度和读取内存打算单元中的权重，以便为设计供应足够的多功能性。
本文着眼于 IBM 的最新进展，让读者理解该芯片的仿照和数字电子器件如何运行，以提高人工智能支配的效率。
IBM 芯片实行一对一矩阵数学运算
现有打算机系统的一个关键限定是冯·诺依曼架构，它对处理器和内存之间传输数据的打算施加了上限。对付天生式 AI中的矩阵乘法，须要实行数千或数百万次乘法运算，这种限定可能会导致显著的延迟和性能低下。
神经网络层之间的每个桥梁都须要矩阵乘法，这可能会对大型网络提出紧张的打算哀求。然而，IBM 的仿照 AI 芯片险些可以立即实现这一目标。图片由迈向数据科学供应
为了规避这一限定，IBM 采取了仿照内存打算方法来肃清昂贵的数据传输和乘法运算。通过对影象电阻元件网格的权重进行编程，芯片只需输入必要的旗子暗记并读取仿照输出即可实行矩阵乘法。
一种新型稠浊旗子暗记人工智能芯片
几个小组已经证明了利用仿照打算机与数字打算机来实行繁芜数学运算的可行性。然而，从根本上来说，打算天下是在数字化的根本上运行的。虽然仿照打算确实可以更快地实行打算，但要使产品真正可用，须要模数“桥”。
IBM 的上一代仿照 AI 芯片采取类似的架构，个中 8x8 的 PCM 设备阵列可以完成矩阵运算。图片由arXiv供应。
IBM 的目标是为这座“桥”供应由64 个“块”组成的新芯片，每个“块”包含一个 256×256 相变存储器突触单元阵列。每个单元都包含模数转换器和数字处理单元，以在编程时实行所需的缩放和激活。
该芯片本身在 CIFAR-10 图像数据集上表现出 92.81% 的准确率，表明它可以实行高质量的神经网络任务。此外，吞吐量高达63.1 TOPs，能效高达9.76 TOPs/W，不仅表示了打算性能，还表示了设备的能效。
在数字领域利用仿照
随着更繁芜的打算需求的涌现，个中哀求最高的（在本例中为人工智能）可能会勾引设计职员采取新的架构和技能。虽然仿照打算机尚未准备好取代数字打算机，但其独特的上风与可编程内存打算操作相结合，使其成为研究职员提高的有用工具。
IBM 仿照 AI 芯片缩小了仿照与数字之间的差距，展示了仿照打算机采取的关键一步。通过添加仿照 IBM 设备建模的芯片，数字打算机可以轻松调度和利用具有更好性能和效率的繁芜 AI 模型。
本文由EETOP编译自allaboutcircuits
