上一篇LatchUp测试，我们提到芯片的LatchUp的测试条件以及测试步骤，本文我们先容一下LatchUp是如何产生的，为什么在芯片测试中要加入LatchUp测试。
LatchUp效应是指cmos电路中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一种低阻抗通路, 它的存在会使VDD和GND之间产生大电流，并且形成正反馈，VDD和GND之间的大电流不会自动减除，只有芯片断电才会肃清电流，这种征象重则烧毁芯片，因此我们要极力避免LatchUp效应。
下图是一张范例的IO设计电路图，包括NMOS和PMOS
范例的IO CMOS IO设计电路寄生示意图
上图可以看出，NMOS的N+和P衬底加上PMOS的N+和N Well，形成一个寄生三极管；PMOS的P+，N Well加上P衬底会形成第二个寄生三极管，等效出来的电路图如下：
芯片IO CMOS电路寄生等效电路图
根据上图的等效图可以看出，外界旗子暗记要想影响该等效电路，有3个地方可以触发，一个是VCC，其余两个便是INPUT和OUTPUT。这时候，我们回过分来看LatchUp的测试，是否能触发该等效电路，这样就可以判断，LatchUp的测试是否有效。
1，电流的正负电流测试。当IO开始施加正负电流时，原则上就相称于在Input和Output上强行将对应的三极管打开，以Output为例，给其注入电流，当Output电压升高，就有几率打开OUTPUT对应的三极管，打开之后，RS两端将会产生压降，进而打开Input对应的三极管，Input对应的三极管打开，又进一步触发，Rw两端也有压降，output对应的三极管进一步导通，因此，当output不再注入电流，该等效电路也不会停滞事情，会一贯坚持下去，征象便是VDD对GND存在一个不正常的电流。
2.电压的测试，即给VDD施加一个脉冲，OUTPUT对应的三极管的基极对GND是有寄生电容的，VDD的快速上升，有可能在Rw产生一个短暂的压降，如果该压降打开了OUTPUT对应的三极管，那么对导致RS产生压降，进而导通INPUT对应的等效三极管，这样，RW的压降将会坚持，当VDD电压规复正常，等效电路不会停滞事情，VDD对GND存在电流回路。
上面剖析可以创造，LatchUp的测试项确实可以触发Latch Up效应的产生，这样芯片测试就须要经由LatchUp测试，过了这个测试，表示LatchUp征象发生的可能性最低。
当然，还有其他的外部条件，也会触发LatchUp等效电路，如芯片ESD，这些都会有相应的测试作为担保，本文不多做先容。
那么该如何防止芯片LatchUp呢？
首先，须要在芯片设计中考量，比如利用重掺杂衬底，降落RS，以及Rw，降落三极管的导通的可能性，NMOS和PMOS隔离等等，我这里不做多先容，由于我也只是表面理解。
其余，运用电路中的考量，在VDD上串联电阻，磁珠，减少VDD的脉冲滋扰。
说实话，紧张是要在芯片设计的时候考量这些东西，芯片设计的时候就办理这些隐患，运用层面上的办理手段比较匮乏。
