文章目录
[+]
数字电路中常常用到的触发器，在理解触发器之前先给大家先容一下触发器的基本构成部分-SR锁存器的事理。
之前的文章中有跟大家先容过，组合逻辑电路的输出是不能保存的，它时候跟随输入的变革而变革，如下图所示，只有一个或非门，那么，输入真个电平变革立时影响输出真个电平。
如果把上面或非门NOR1的输出接到另一个或非门NOR2的输入端，同时,NOR2的另一个输入接低电平，且把NOR2的输出接到NOR1的B端，会实现若何的逻辑功能呢？
上图中，当S=1，R=0，则Q=1,Q’=0，当S回到0后，由于Q真个高电平接到了另一个或非门的输入，因此，Q真个1状态得到了保持。
当S=0,R=1时，Q=0,Q’=1.在R变成0后，电路输出也可以保持0状态不变。
当S=0,R=0时，电路保持原来状态不变。
当S=1,R=1时，Q=Q’=0,这与定义的1状态和0状态相违背，因此在正常事情时，须要遵守S&R=0的约束条件。
下面看一下用或非门组成的SR锁存器的特性表：
上面特性表中，Q是锁存器原来的状态输出，Q是锁存器新的状态输出。
除了可以用或非门搭建SR锁存器之外，还可以用与非门搭建，也可以实现相应的功能，如下图所示：
用与非门搭建的SR锁存器和上面用或非门搭建的有点差异，便是它因此低电平作为输入的，也便是输入旗子暗记低电平有效。如果在它的输入端加一个反向器，那么它就和或非门组成的SR锁存器是一样的了，感兴趣的朋友可以自己列一下它的特性表。
SR锁存器中，我们称S为直接置位端，R为直接复位端，并且称这个电路是直接置位，复位所存器。
