图1. 晶圆制造工艺和半导系统编制造工艺中的形态变革
在由晶圆制成半导体的过程中，晶圆的外不雅观不断发生变革。首先，在晶圆制造工艺中，晶圆的边缘（Edge）和表面会进行抛光（Polishing），这一过程常日会研磨晶圆的两面。前端工艺结束后，可以开始只研磨晶圆背面的背面研磨工序，能去除在前端工艺中受化学污染的部分，并减薄芯片的厚度，这非常适用于制作搭载于IC卡或移动设备的薄型芯片。此外，这一工序还有减少电阻、降落功耗、增加热导率而迅速散热至晶圆背面的优点。但与此同时，由于晶圆较薄，很随意马虎被外力折断或翘曲，使得处理步骤更加困难。
图2. 背面研磨三步骤
背面研磨详细可以分为以下三个步骤：第一、在晶圆上贴上保护胶带贴膜（Tape Lamination）；第二、研磨晶圆背面；第三、在将芯片从晶圆等分离出来前，须要将晶圆安置在保护胶带的晶圆贴片（Wafer Mounting）上。晶圆贴片工艺是分离芯片（切割芯片）的准备阶段，因此也可以包含在切割工艺中。近年来，随着芯片越来越薄，工艺顺序也可能发生改变，工艺步骤也愈发风雅化。
3. 保护晶圆的贴膜（Tape Lamination）工艺图3. 贴膜工艺和晶圆正面
背面研磨的第一步是贴膜。这是一种将胶带粘到晶圆正面的涂层工艺。进行背面研磨时，硅化合物会向四周扩散，晶圆也可能在这一过程中会因外力而分裂或翘曲，且晶圆面积越大，越随意马虎受到这种征象的影响。因此，在背面研磨之前，须要贴上一条薄薄的紫外线（Ultra Violet, 简称 UV）蓝膜用于保护晶圆。
贴膜时，为了使晶圆和胶带之间没有间隙或气泡，须要提高粘协力。但在背面研磨后，晶圆上的胶带应通过紫外线照射降落粘协力。剥离后，胶带的残留物不得留在晶圆表面。有时，该工艺会利用粘协力较弱且随意马虎产生气泡的非紫外线减粘膜处理，虽然缺陷多，但价格低廉。此外，还会用到比UV减粘膜厚两倍的凸块（Bump）膜，估量在未来会有越来越高的利用频率。
4. 晶圆厚度与芯片封装成反比图4. 多芯片封装（MCP，Multi Chip Package）构造
经由背面研磨的晶圆厚度一样平常会从800-700㎛减少到80-70㎛。减薄到十分之一的晶圆能堆叠四到六层。比来，通过两次研磨的工艺，晶圆乃至可以减薄到大约20㎛，从而堆叠到16到32层，这种多层半导体构造被称为多芯片封装（MCP）。在这种情形下，只管利用了多层构造，成品封装的总高度不得超过一定厚度，这也是为何始终追求磨得更薄的晶圆。晶圆越薄，毛病就会越多，下一道工序也越难进行。因此，须要前辈的技能改进这一问题。
5. 背面研磨方法的改变图5. 根据晶圆厚度而不同的研磨方法
通过将晶圆切割得尽可能薄以战胜加工技能的局限性，背面研磨技能不断发展。对付常见的厚度大于即是50㎛的晶圆，背面研磨有三个步骤：先是粗磨（Rough Grinding），再是精磨（Fine Grinding），两次研磨后切割并抛光晶圆。此时，类似化学机器抛光（Chemical Mechanical Polishing，简称 CMP）一样，一样平常会在抛光垫和晶圆之间投入浆料（Slurry）和去离子水（Deionized Water）。这种抛光事情能减少晶圆和抛光垫之间的摩擦，使表面光亮。当晶圆较厚时，可以采取超风雅研磨（Super Fine Grinding），但晶圆越薄，就越须要进行抛光。
如果晶圆变得更薄，在切割过程中随意马虎涌现外部毛病。因此，如果晶圆的厚度为50㎛微米或更小，可以改变工艺顺序。此时，会采取先划片后减薄（DBG，Dicing Before Grinding）的方法，即在第一次研磨之前，先将晶圆切割一半。按照划片（Dicing）、研磨和划片的顺序，将芯片从晶圆安全地分离出来。此外，还有利用坚固的玻璃板来防止晶圆分裂的分外的研磨方法。
随着电器小型化对集成度的哀求越来越高，背面研磨技能也应不但战胜其局限性，连续发展。同时，不仅要办理晶圆的毛病问题，还必须为未来工艺可能涌现的新问题做好准备。为理解决这些问题，可能须要调换工艺顺序，或引入运用于半导体前端工艺的化学蚀刻技能，全面开拓新的加工方法。为理解决大面积晶圆固有的毛病，正对研磨方法进行多种探索考试测验。此外，关于如何回收利用研磨晶圆后产生的硅渣的研究也正在进行。
5月24日本周三，我们约请到「特思迪工艺部部长 孙占帅」，以前辈磨抛技能的运用为切入点，为大家先容磨抛技能在6-8寸高品质碳化硅衬底及器件领域的磨抛工艺办理方案和碳化硅器件背面薄化后晶圆翘曲的改进。感兴趣的朋友欢迎扫描二维码报名参加。
来源：半导体封装工程师之家
