LVDS事理及布板技巧_暗记_旗子

文章目录 [+]

LVDS（Low Voltage Differential Signal）即低电压差分旗子暗记。

LVDS的特点是电流驱动模式电压摆幅350mV加载在100Ω电阻上。

LVDS事理及布板技巧_暗记_旗子通讯

个中发送端是一个3.5mA的电流源，产生的3.5mA的电流利过差分线中的一起到吸收端。
由于吸收端对付直流表现为高阻，电流利过吸收真个100Ω的匹配电阻产生350mV的电压，同时电流经由差分线的另一起流回发送端。
当发送端进行状态变革时，通过改变流经100Ω电阻的电流方向产生有效的'0'和'1' 态。

LVDS的优点：高速传输低噪声低功耗低电压

(1)高速传输能力能力低摆幅：350mv

LVDS技能的恒流源模式低摆幅输出意味着LVDS能高速驱动，例如：对付点到点的连接，传输速率可达800Mbit/s。

由逻辑“0”电平变革到逻辑“1”电平是须要韶光的。
由于LVDS旗子暗记物理电平变革在0.85――1.55V之间，其由辑“0”电平到逻辑“1”电平变革的韶光比TTL电平要快得多。

(2)低噪声/低电磁滋扰

LVDS旗子暗记是低压差分旗子暗记。
我们知道，差分数据传输办法比单线数据传输对共模输入噪声有更强的抵抗能力，在两条差分旗子暗记线上，电流的方向、电压振幅相反，而吸收器只关心两旗子暗记的差值，故噪声以共模办法同时耦合到两条线上时，能够被抵消，同时两条旗子暗记线周围的电磁场也相互抵消，因此，两条差分旗子暗记线比TTL单线旗子暗记传输的电磁辐射小得多。
而且，恒流源驱动模式不易产生振铃和切换尖锋旗子暗记，进一步降落了噪声。

(3)低功耗

LVDS器件一样平常用CMOS工艺实现，因此，具有较低的静态功耗。
LVDS的负载(100Q终端电阻)的功耗仅为1.2mW。
LVDS采取恒流源模式驱动设计，极大地降落了频率身分对功耗的影响。

(4)低电压

LVDS接口采取低压差分旗子暗记技能，其发送和吸收不依赖于供电电压，如5V，因此，LVDS能比较随意马虎地运用于低电压系统中，如3.3V乃至2.5V，且保持同样的旗子暗记电平和性能。

LVDS也易于终端匹配，常日，一个尽可能靠近吸收输入真个100Ω匹配电阻跨在差分线上，便可供应良好的匹配和最佳的旗子暗记质量。

100欧电阻离吸收端间隔不能超过500mil，最好掌握在300mil以内。

如图所示，在吸收端接入匹配电阻100Ω跨接。

LVDS旗子暗记布板把稳事变：

1.布成多层板

有LVDS旗子暗记的印制板一样平常都要布成多层板。
由于LVDS旗子暗记属于高速旗子暗记，与其相邻的层应为地层，对LVDS旗子暗记进行屏蔽防止滋扰。
其余密度不是很大的板子，在物理空间条件许可的情形下，最好将LVDS旗子暗记与其它旗子暗记分别放在不同的层。
例如，对付四层板，常日可以按以下进行布层：LVDS旗子暗记层、地层、电源层、其它旗子暗记层。

2.LVDS旗子暗记阻抗打算与掌握

LVDS旗子暗记的电压摆幅只有350 mV，适于电流驱动的差分旗子暗记办法事情。
为了确保旗子暗记在传输线当中传播时不受反射旗子暗记的影响，LVDS旗子暗记哀求传输线阻抗受控，常日差分阻抗为(100±10)Ω。
阻抗掌握的好坏直接影响旗子暗记完全性及延迟。
如何对其进行阻抗掌握呢?

①、确定走线模式、参数及阻抗打算。
LVDS分外层微带线差分模式和内层带状线差分模式两种，分别如图2、图3所示。
通过合理设置参数，阻抗可利用干系阻抗打算软件(如POLAR-SI6000、CADENCE的ALLEGRO)打算也可利用阻抗打算公式打算。

(i)微带线(microstrip)

Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)]

个中，W为线宽，T为走线的铜皮厚度，H为走到参考平面的间隔，εr是PCB板材质的介电常数(dielectric Constant)。
此公式必须在0.1<(W/H)<2.0及1<(εr)<15的情形才能运用。

(ii)带状线(stripline)

Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}

个中，H为两参考平面的间隔，并且走线位于参考平面的中间。
此公式适应于双线，线间距与抗成正比，必须在W/H<0.35及T/H<0.25的情形才运用。

由上面两公式可以看出，虽然其打算公式各不同，但阻抗值均与绝缘层厚度成正比，与介电常数、线的厚度及宽度成反比

②、走平行等距线。
确定走线线宽及间距，在走线时要严格按照打算出的线宽和间距，两线间距要一贯保持不变，也便是要保持平行。
平行的办法有两种：一种为两条线走在同一线层(side-by-side)，另一种为两条线走在高下相两层(over-under)。
一样平常只管即便避免利用后者即层间差分旗子暗记，由于在PCB板的实际加工过程中，由于层叠之间的层压对准精度大大低于同层蚀刻精度，以及层压过程中的介质流失落，不能担保差分线的间距即是层间介质厚度，会造成层间差分对的差分阻抗变革。
困此建议只管即便利用同层内的差分

3.紧耦合原则

在打算线宽和间距时最好遵守紧耦合的原则，也便是差分对线间距小于或即是线宽。
当两条差分旗子暗记线间隔很近时，电流传输方向相反，其磁场相互抵消，电场相互耦合，电磁辐射也要小得多。

4.走短线、直线

为确保旗子暗记的质量，LVDS差分对走线该当尽可能地短而直，减少布线中的过孔数，避免差分对布线太长，涌现太多的拐弯，拐弯处只管即便用45°或弧线，避免90°拐弯。

5、不同差分线对间的处理

LVDS对走线办法的选择没有限定，微带线和带状线均可，但是必须把稳要有良好的参考平面。
对不同差分线之间的间距哀求间隔不能太小，至少应大于3～5倍差分线间距。
必要时在不同差分线对之间加地孔隔离以防止相互问的串扰。

6、LVDS旗子暗记阔别其它旗子暗记

对LVDS旗子暗记和其它旗子暗记比如TTL旗子暗记，最好利用不同的走线层，如果由于设计限定必须利用同一层走线，LVDS和TTL的间隔该当足够远，至少应大于3～5倍差分线间距。

7、LVDS差分旗子暗记不可以跨平面分割

只管两根差分旗子暗记互为回流路径，跨分割不会割断旗子暗记的回流，但是跨分割部分的传输线会由于短缺参考平面而导致阻抗的不连续(如图5箭头处所示，个中GND1、GND2为LVDS相邻的地平面)

8、吸收真个匹配电阻的布局

吸收真个匹配电阻应只管即便的靠近，对吸收真个匹配电阻到吸收管脚的间隔要只管即便靠近。