随着CMOS特色工艺不断缩小，为担保MOS监工作在饱和区，必须限定旗子暗记的线性输入范围，传统的CMOS Gilbert乘法单元电路难以实现较宽的输入范围，抗噪声能力十分有限[8-9]，为办理CMOS Gilbert乘法单元的这些毛病，就必须加入旗子暗记衰减电路对其进行优化[10-11]。本文基于TSMC 0.18 μm工艺设计了一种CMOS仿照乘法器，通过优化电路和器件构造，在HSPICE环境下对CMOS仿照乘法器的直流、互换、倍频、噪声及温度等特性进行仿真和优化，剖析了各项关键性能参数并与参考文献进行了比较。
1 仿照乘法器电路构造设计
本文采取有源衰减器来提高CMOS仿照乘法器的旗子暗记处理能力，对输入旗子暗记进行衰减，并利用源跟随器对旗子暗记的电位进行平移，通过对旗子暗记的预处理来提高乘法器的性能。电路紧张由有源衰减器、CMOS Gilbert乘法单元和偏置电路三部分组成。有源衰减器对输入旗子暗记进行衰减及电位平移，CMOS Gilbert乘法单元对预处理后的旗子暗记进行乘法运算，偏置电路为电流源供应偏置电压。
1.1 CMOS Gilbert乘法单元
CMOS Gilbert乘法单元的电路拓扑构造如图1所示。个中M7、M11和M12为NMOS电流源，Vb为电流源M7的偏置电压，M1~M6构成MOS型Gilbert六管乘法单元[4]。Vx1、Vx2、Vy1和Vy2为输入旗子暗记端，Vo1和Vo2为输出旗子暗记端。设K=0.5μnCOX，W/L=1，K1=K2=K3=K4=K5=K6=K。经推导得到：
个中，I1～I4、I11和I12分别为M1、M2、M3、M4、M11和M12的源泄电流，ISS为M5和M6的源泄电流，UX=Vx1-Vx2，UY=Vy1-Vy2。
从式(2)所给的近似条件中可以看出，在很小的情形下，CMOS Gilbert乘法单元实现了乘法运算。为知足这一近似条件，在CMOS Gilbert乘法单元的两个输入端X和Y各加入一对有源衰减器。
1.2 有源衰减器
X旗子暗记的有源衰减器电路拓扑构造如图2所示。电路为对称构造，分别处理两个输入真个X旗子暗记。以左半边电路为例，P管M13事情在线性区，P管M17事情在饱和区，构成有源衰减器[7]。N管M25事情在饱和区，作为源跟随器。M21为电流源，与M25构成电位平移电路。Vx3和Vx4为输入旗子暗记端，Vx1和Vx3为输出旗子暗记端。记M25的栅电压为V1，设VTH13=VTH17=VTH，V1与输入电压的关系为：
可见，适当调节M13和M17的沟道宽度和沟道长度即可得到得当的衰减系数。Y旗子暗记有源衰减器的事理与X旗子暗记有源衰减器的事理相同。
1.3 偏置电路
偏置电路拓扑构造如图3所示，由三个漏栅短接的NMOS串联组成，通过调节M8~M10的宽长最近确定偏置电压，个中Vb为输出电压端。
1.4 整体电路及参数
CMOS仿照乘法器整体电路构造及参数如图4和表1所示。该电路紧张由CMOS Gilbert乘法单元电路、有源衰减器电路、偏置电路等几个模块构成。
在图4中，从左到右依次为偏置电路、X旗子暗记有源衰减器、CMOS Gilbert乘法单元和Y旗子暗记有源衰减器。基于TSMC 0.18 μm工艺，通过优化，仿照乘法器整体电路中各MOS管宽长比如表1所示。
2 仿照乘法器电路仿真结果
基于TSMC 0.18 μm工艺，采取工艺库中的3.3 V器件，经仿真各优化后的MOS管耐压情形符合工艺哀求。在HSPICE环境下对乘法器的直流传输特性、互换特性、倍频特性以及温度特性进行仿真。
2.1 直流传输特性
当Vx4=0 V，Vy3=0 V时，使Vx3分别从0.6 V至-0.6 V以步长0.2 V进行直流传输特性扫描，当从-0.6 V至0.6 V以步长0.2 V增加，得到X端直流传输特性如图5所示，个中Vout=Vo1=Vo2。
取电压范围最大的两条直线用最小二乘法拟合得到直线方程：y1=-0.041 49x1+0.000 15，最大非线性偏差为3.84%；y2=0.002 5x2+0.000 01，最大非线性偏差为3.81%。
输入范围为±0.9 V时，X端直流传输特性如图6所示。可线性拟合为：y1=-0.005 87x1+0.000 44，最大非线性偏差为5.52%；y2=0.005 7x2+0.000 05，最大非线性偏差为5.72%。
2.2 互换传输特性
当Vx4=-0.6 V，Vy3=-0.6 V，Vy4=0.6 V时，在Vx3输入直流偏压为0.6 V、幅值为0.2 V的互换旗子暗记，频率从0.5 GHz到100 kHz以每10 Hz为单位衰减，得到X端互换传输特性如图7所示，可得出乘法器-3 dB带宽为181 MHz。
2.3 倍频特性
在Vx3端输入频率为500 kHz的正弦旗子暗记，在Vx4输入与Vx3频率幅度相同、相位相反的正弦旗子暗记，令Vx=Vx3-Vx4。同理，在Vy3端输入频率为500 kHz的正弦旗子暗记，在Vy4输入与Vy3频率幅度相同、相位相反的正弦旗子暗记，令Vy=Vy3-Vy4。可得到输出的仿真结果如图8所示，可以看出输出旗子暗记的频率是输入旗子暗记的两倍，即仿照乘法器实现了原输入旗子暗记的倍频。
在Vx端输入频率为20 kHz、幅值为0.2 V的正弦旗子暗记，在Vy端输入频率为500 kHz、幅值为0.2 V的正弦旗子暗记。得到该仿照乘法器的双边带调幅仿真结果如图9所示。
2.4 温度特性
不同温度下的输出相应如图10和图11所示。从图10可见，随着温度的升高，输出幅度会减小。在图11中，以27 ℃曲线中0 dB为参考点，当温度为-46 ℃时，输入旗子暗记为134 MHz时的输出偏差为3.04 dB；当温度为100 ℃时，输入旗子暗记为134 MHz时的输出偏差为-3.19 dB。
2.5 噪声剖析
仿照乘法器的噪声仿真曲线如图12所示。可以看出，在频率为100 kHz时，等效输入噪声为287 nV/，等效输出噪声为9.83 nV/。
2.6 仿照乘法器版图的优化设计
基于TSMC 0.18 μm工艺，利用Cadence Virtuoso软件对该仿照乘法器的版图进行了优化设计，版图面积为(215×268)?滋m2，如图13所示。与文献[7]中所设计的版图比较，本文差分对管采取了共质心技能，并对大尺寸晶体管进行了拆分处理，有效提高了版图性能，本文采取Si基CMOS工艺有利于与芯片其他Si基集成电路模块的系统集成，提高全体芯片的集成度。
3 仿照乘法器线性度剖析与比较
3.1 仿照乘法器线性度与输出幅度的关系
在输入旗子暗记幅度固定为±0.6 V时，通过优化有源衰减器MOS管的宽长最近掌握乘法器的输出幅度，研究其线性度和输出幅度的关系，如表2所示。由于乘法器性能取决于MOS晶体管的I-V特性，随着输出幅度减小，乘法器最大非线性偏差也随之减小，但若输出幅度太小，旗子暗记便难于检测。乘法器输出幅度与线性度应折中考虑，根据实际运用需求优化器件参数。
3.2 与参考文献的线性度等参数的比较
在参考文献中，线性度用非线性偏差这一指标来衡量，是反响乘法器性能的紧张指标之一，本文乘法器与参考文献中的乘法器比较如表3所示。
通过综合比较仿照乘法器紧张参数，如电源电压、输入电压范围、非线性偏差、-3 dB带宽和特色工艺等，可见，和文献比较，本文采取的特色工艺和电源电压均符合当前集成电路发展趋势，本文乘法器在输入范围更宽的情形下（±0.6 V），非线性偏差减小到3.84%，这表明本文乘法器的线性度明显优于现有文献。
4 结论
本文采取CMOS器件，通过优化电路构造和器件参数，设计了一种高线性度CMOS仿照乘法器。采取有源衰减器对输入旗子暗记进行预处理，将预处理之后的旗子暗记送至CMOS Gilbert乘法单元进走运算。与参考文献中的几款范例乘法器比拟表明，本文通过优化设计电路构造和器件参数的集成电路设计方法[12]，得到的乘法用具有输入范围更宽、非线性偏差更小等优点，线性度明显提高，因此，本文仿照乘法器的抗噪声能力更强，将在旗子暗记完全性等领域有着重要运用。
参考文献
[1] 张桂英，戴宇杰，张小兴，等.一种构造大略的低压、低功耗CMOS 4象限仿照乘法器设计[J].南开大学学报(自然科学版)，2012，45(4)：63-66.
[2] PATEL D，AMIN G.Wideband and low power CMOS analog multiplier in deep submicron technology[J].International Journal of Engineering Sciences & Research Technology，2014，3(2)：909-913.
[3] 王春悦，梁潇，石文孝.基于改进的电流传送器的仿照乘法器设计[J].吉林大学学报(信息科学版)，2017，35(3)：229-234.
[4] HONG B，HAJIMIRI A.Analysis of a balanced analog multiplier for an arbitrary number of signed inputs[J].International Journal of Circuit Theory and Applications，2016，45(4)：483-501.
[5] JAFARI H，ABBASI Z，AZHARI S J.An offset-free high linear low power high speed four-quadrant MTL multiplier[J].Italian Journal of Science & Engineering，2017，1(3)：129-134.
[6] 王永杰，郭强.基于电流模电路的CMOS仿照乘法器设计[J].科学技能与工程，2012，12 (34)：9355-9357.
[7] Chen Chunhong，Li Zheng.A low-power CMOS analog multiplier[J].IEEE Transactions on Circuits and Systems II-Express Briefs，2006，53(2)：100-104.
[8] 吴湘锋，李志军，张黎黎.高精度电流模式四象限乘法器的设计与运用[J].微电子学，2015，45(4)：488-491.
[9] CRUZ-ALEJO J，OLIVA-MORENO L N.Low voltage FGMOS four quadrants analog multiplier[J].Advanced Materials Research，2014，918(2014)：313-318.
[10] 陆晓俊，李富华.一种低压高线性CMOS仿照乘法器设计[J].当代电子技能，2011，34(2)：139-144.
[11] 李志军，曾以成.多功能AB类四象限仿照乘法器[J].电子学报，2011，39（11）：2697-2700.
[12] 王鹏，汪涛，丁坤，等.一种高增益三级运算放大器[J].微电子学，2018，48(5)：579-584.
作者信息:
丁 坤1，田睿智1，汪 涛1，2，王 鹏1，易茂祥1，张庆哲1
(1.合肥工业大学 电子科学与运用物理学院 国家示范性微电子学院，安徽 合肥230009；
2.中国科学技能大学 信息科学技能学院，安徽 合肥230027)
