文章目录
[+]
2.单独的仿照地和数字地引脚,但AGND与DGND引脚却在内部通过基板连在一起,布线时,不得将两个引脚连接到分离的两个地平面,除非这些接地层在AD附近连到了一起。
3.电流路径尽可能短,禁止将数字电流逼迫流入仿照地。

4.芯片不许可走数字旗子暗记线,以减少耦合(下面若铺地,则不受此限定)。
5.电源线尽可能宽,以减少阻抗,供应低阻抗路径。
6.时钟等快速开关旗子暗记应利用数字地屏蔽起来,以避免辐射滋扰。
7.禁止将时钟旗子暗记走线布设在输入通道附近,避免数字旗子暗记,仿照旗子暗记相互交叠滋扰。
8.线路高下两侧走线应彼此垂直,若下面有铺地层,可以不受此限定。
9.去耦电容范例参数参照芯片资料的推举电路选取。










