JEDEC标准JESD8-9A(用于SSTL_2)定义了VDDQ、VTT和VERF以及驱动器/吸收器规格以知足在VDDQ= 2.5 V (用于 DDR1)时的噪声容限。下面，我们看看这种接口以更好的理解VREF和VTT的须要。
SSTL_2的接口具有下述特性：DDR存储用具有推挽式的输出缓冲，而输入吸收器是一个差分级，哀求一个参考偏压中点，VREF。因此，它须要一个能够供应电流和接管电流的输入电压端。
在驱动芯片集的任何输出缓冲器和存储器模块上相应的输入吸收器之间，我们必须端接一个布线跟踪或带有电阻器的插头。
VTT电源的电流流向随着总线状态的变革而变革。因此，VTT电源须要供应电流和接管电流 (source & sink)。
由于VTT电源必须在 1/2 VDDQ供应和接管电流，因此如果没有通过分流来许可电源接管电流，那么就不能利用一个标准的开关电源。而且，由于连接到VTT的每条数据线都有较低的阻抗，因而电源就必须非常稳定。在这个电源中的任何噪声都会直接进入数据线。
VTT 被用来从DDR掌握器IC中获取电压，给数据总线和地址总线供应电源,VTT不直接应用在DDR器件上，而是在系统电源上（VTT和终端电阻都被集成到 DDR CONTROLLER上），因此不须要在电路图中额外标出。它的值常日设定大致即是VREF的值（在VREF高下0.04V浮动），并且随着VREF的变 化而变革。对付DDR1 SDRAM运用中的地址总线掌握旗子暗记和数据总线旗子暗记都有端接电阻。须要一个没有任何的噪声或者电压变革的参考电压(VREF)，用作DDR SDRAM输入吸收器，VREF也即是1/2 VDDQ。VREF的变革将会影响存储器的设置和保持韶光。
为了符合DDR的哀求并担保最优的性能，VTT和VREF须要在电压、温度和噪声容限上进行严密的掌握以便跟踪1/2 VDDQ。
在实际电路中，对付VREF的电压采纳电阻分压的办法取得。
对付电源连接电路的疑问：
VDDM是IMX233中的电源管理模块引脚，浸染是给DDR SDRAM供应2.5V的电压；VDD_DRAM和VDD_QDRAM的电压理论值为2.5V；
SI2305是一个P通道的场效应管，ROTARYB是旋转编码器引脚。
DDR颗粒的接管端比较分外，它是一个差分放大器，个中的一个PIN脚连接Vref是固定，另一个PIN接在DDR掌握器的发送端，发送端发送过来的旗子暗记，只要比Vref高，高过一定的门限，接管端就认为1，只要比Vref低，低于一定的门限，吸收端就认为0。我们知道DDR的速率(电平的切换)是很快的，同时一个掌握器会下挂很多颗粒，这就导致总线上的电流(电荷)来不及泄放和补充，这就须要将VTT在VOUT为高的时候，接管电流，在VOUT为低的时候补充电流；
以DDR2为例，当VOUT为高电平的时候，VOUT＝1V8，VTT＝0V9，电流b向处于增加的趋势，当VOUT为0，VTT＝0V9，电流a向处于增加趋势；
一样平常DDR VTT的拓扑构造
VTT电源的内部构造
个中VFB为电压反馈端，SW为电压输出端；
结合DDR拓扑图来看，当VOUT为低的时候，由于a方向的电流处于增大的趋势，电感L会产生临时反向电动势，来抑制电流变革，这样导致VTT处的电源变小，进而导致VFB变小，上管导通，来补偿这个电流，直至流经电感的电流即是新的电流；
当VOUT为高的时候，由于b方向的电流处于增大的趋势，电感L会产生临时的反向电动势，来抑制电流变革，这样导致VTT处的电源变大，进而导致VFB变大，上管关闭，下管导通，接管电流。
