1. 按电路模块进行布局，实现同一功能的干系电路称为一个模块，电路模块中的元件应采取就近集中原则，同时数字电路和仿照电路分开;2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对付M2.5）、4mm（对付M3）内不得贴装元器件;3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路;4. 元器件的外侧距板边的间隔为5mm;5. 贴装元件焊盘的外侧与相邻插装元件的外侧间隔大于2mm;6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm;7. 发热元件不能紧邻导线和热敏元件;高热器件要均衡分布;8. 电源插座要只管即便支配在印制板的四周，电源插座与其相连的汇流条接线端应支配在同侧。特殊应把稳不要把电源插座及其它焊接连接器支配在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的支配间距应考虑方便电源插头的插拔;9. 其它元器件的支配：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，涌现两个方向时，两个方向相互垂直;10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔添补，网格大于8mil（或0.2mm）; 11、贴片焊盘上不能有通孔，以免焊膏流失落造成元件虚焊。主要旗子暗记线不准从插座脚间穿过; 12、贴片单边对齐，字符方向同等，封装方向同等; 13、有极性的器件在以同一板上的极性标示方向只管即便保持同等。二、元件布线规则
1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线; 2、电源线尽可能的宽，不应低于18mil;旗子暗记线宽不应低于12mil;cpu入出线不应低于10mil（或8mil）;线间距不低于10mil; 3、正常过孔不低于30mil;4、双列直插：焊盘60mil，孔径40mil;1/4W电阻：5155mil（0805表贴）;直插时焊盘62mil，孔径42mil;无极电容：5155mil（0805表贴）;直插时焊盘50mil，孔径28mil;5、把稳电源线与地线应尽可能呈放射状，以及旗子暗记线不能涌现回环走线。如何提高抗滋扰能力和电磁兼容性？在研制带处理器的电子产品时，如何提高抗滋扰能力和电磁兼容性？1、下面的一些系统要特殊把稳抗电磁滋扰：（1） 微掌握器时钟频率特殊高，总线周期特殊快的系统。（2） 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。（3） 含微弱仿照旗子暗记电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁滋扰能力采纳如下方法：
（1） 选用频率低的微掌握器：选用外时钟频率低的微掌握器可以有效降落噪声和提高系统的抗滋扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越随意马虎发射出成为噪声源，微掌握器产生的最有影响的高频噪声大约是时钟频率的3倍。（2） 减小旗子暗记传输中的畸变微掌握器紧张采取高速CMOS技能制造。旗子暗记输入端静态输入电流在1mA旁边，输入电容10PF旁边，输入阻抗相称高，高速CMOS电路的输出端都有相称的带载能力，即相称大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相称高的输入端，反射问题就很严重，它会引起旗子暗记畸变，增加系统噪声。当Tpd》Tr时，就成了一个传输线问题，必须考虑旗子暗记反射，阻抗匹配等问题。旗子暗记在印制板上的延迟韶光与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，旗子暗记在印制板引线的传输速率，约为光速的1/3到1/2之间。微掌握器构成的系统中常用逻辑电话元件的Tr（标准延迟韶光）为3到18ns之间。在印制线路板上，旗子暗记通过一个7W的电阻和一段25cm长的引线，线上延迟韶光大致在4~20ns之间。也便是说，旗子暗记在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应只管即便少，最好不多于2个。当旗子暗记的上升韶光快于旗子暗记延迟韶光，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对付一块印刷线路板上的集成块之间的旗子暗记传输，要避免涌现Td》Trd的情形，印刷线路板越大系统的速率就越不能太快。用以下结论归纳印刷线路板设计的一个规则：旗子暗记在印刷板上传输，其延迟韶光不应大于所用器件的标称延迟韶光。（3） 减小旗子暗记线间的交互滋扰：A点一个上升韶光为Tr的阶跃旗子暗记通过引线AB传向B端。旗子暗记在AB线上的延迟韶光是Td。在D点，由于A点旗子暗记的向前传输，到达B点后的旗子暗记反射和AB线的延迟，Td韶光往后会感应出一个宽度为Tr的页脉冲旗子暗记。在C点，由于AB上旗子暗记的传输与反射，会感应出一个宽度为旗子暗记在AB线上的延迟韶光的两倍，即2Td的正脉冲旗子暗记。这便是旗子暗记间的交互滋扰。滋扰旗子暗记的强度与C点旗子暗记的di/at有关，与线间间隔有关。当两旗子暗记线不是很永劫，AB上看到的实际是两个脉冲的迭加。CMOS工艺制造的微掌握由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其事情。若图中AB线是一仿照旗子暗记，这种滋扰就变为不能容忍。如印刷线路板为四层板，个中有一层是大面积的地，或双面板，旗子暗记线的反面是大面积的地时，这种旗子暗记间的交滋扰就会变小。缘故原由是，大面积的地减小了旗子暗记线的特性阻抗，旗子暗记在D真个反射大为减小。特性阻抗与旗子暗记线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一仿照旗子暗记，要避免数字电路旗子暗记线CD对AB的滋扰，AB线下方要有大面积的地，AB线到CD线的间隔要大于AB线与地间隔的2~3倍。可用局部屏蔽地，在有引结的一壁引线旁边两侧布以地线。（4） 减小来自电源的噪声电源在向系统供应能源的同时，也将其噪声加到所供电的电源上。电路中微掌握器的复位线，中断线，以及其它一些掌握线最随意马虎受外界噪声的滋扰。电网上的强滋扰通过电源进入电路，纵然电池供电的系统，电池本身也有高频噪声。仿照电路中的仿照旗子暗记更经受不住来自电源的滋扰。（5） 把稳印刷线板与元器件的高频特性在高频情形下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频旗子暗记的反射，引线的分布电容会起浸染，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容。一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。这些小的分布参数对付这行较低频率下的微掌握器系统中是可以忽略不计的;而对付高速系统必须予以特殊把稳。（6） 元件支配要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁滋扰问题，原则之一是各部件之间的引线要只管即便短。在布局上，要把仿照旗子暗记部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的旗子暗记耦合为最小。G 处理好接地线印刷电路板上，电源线和地线最主要。战胜电磁滋扰，最紧张的手段便是接地。对付双面板，地线支配特殊讲究，通过采取单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，便是所谓单点接地。所谓仿照地、数字地、大功率器件地开分，是指布线分开，而末了都搜集到这个接地点上来。与印刷线路板以外的旗子暗记相连时，常日采取屏蔽电缆。对付高频和数字旗子暗记，屏蔽电缆两端都接地。低频仿照旗子暗记用的屏蔽电缆，一端接地为好。对噪声和滋扰非常敏感的电路或高频噪声特殊严重的电路该当用金属罩屏蔽起来。（7） 用好去耦电容。好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个浸染：一方面是本集成电路的蓄能电容，供应和接管该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中范例的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz旁边，也便是说对付10MHz以下的噪声有较好的去耦浸染，对40MHz以上的噪声险些不起浸染。1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容每每是有利的，纵然是用电池供电的系统也须要这种电容。每10片旁边的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的构造在高频时表现为电感，最好利用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f打算;即10MHz取0.1uf，对微掌握器构成的系统，取0.1~0.01uf之间都可以。3、降落噪声与电磁滋扰的一些履历。（1） 能用低速芯片就不用高速的，高速芯片用在关键地方。（2） 可用串一个电阻的办法，降落掌握电路高下沿跳变速率。（3） 只管即便为继电器等供应某种形式的阻尼。（4） 利用知足系统哀求的最低频率时钟。（5） 时钟产生器只管即便近到用该时钟的器件。石英晶体振荡器外壳要接地。（6） 用地线将时钟区圈起来，时钟线只管即便短。（7） I/O驱动电路只管即便近印刷板边，让其尽快离开印刷板。对进入印制板的旗子暗记要加滤波，从高噪声区来的旗子暗记也要加滤波，同时用串终端电阻的办法，减小旗子暗记反射。（8） MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。（9） 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。（10） 印制板只管即便利用45折线而不用90折线布线以减小高频旗子暗记对外的发射与耦合。（11） 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要间隔再远一些。（12） 单面板和双面板用单点接电源和单点接地、电源线、地线只管即便粗，经济是能承受的话用多层板以减小电源，地的容生电感。（13） 时钟、总线、片选旗子暗记要阔别I/O线和接插件。（14） 仿照电压输入线、参考电压端要只管即便阔别数字电路旗子暗记线，特殊是时钟。（15） 对A/D类器件，数字部分与仿照部分宁肯统一下也不要交。（16） 时钟线垂直于I/O线比平行I/O线滋扰小，时钟元件引脚阔别I/O电缆。（17） 元件引脚只管即便短，去耦电容引脚只管即便短。（18） 关键的线要只管即便粗，并在两边加上保护地。高速线要短要直。（19） 对噪声敏感的线不要与大电流，高速开关线平行。（20） 石英晶体下面以及对噪声敏感的器件下面不要走线。（21） 弱旗子暗记电路，低频电路周围不要形成电流环路。（22） 任何旗子暗记都不要形成环路，如不可避免，让环路区只管即便小。（23） 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。（24） 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。利用管状电容时，外壳要接地。
声明：
本文转载网络，如涉及作品内容、版权和其它问题，请于联系事情职员，我们将在第一韶光和您对接删除处理!
