最基本线路构成的门电路存在着抗滋扰性能差和不对称等缺陷。为了战胜这些缺陷，可以在输出或输入端附加反相器作为缓冲级；也可以输出或输入端同时都加反相器作为缓冲级。这样组成的门电路称为带缓冲器的门电路。带缓冲输出的门电路输出端都是1个反相器，输出驱动能力仅由该输出级的管子特性决定，与各输入端所处逻辑状态无关。而不带缓冲器的门电路其输出驱动能力与输入状态有关。另一方面。带缓冲器的门电路的转移特性至少是由3级转移特性相乘的结果，因此转换区域窄，形状靠近空想矩形，并且不随输入利用端数的情形而变革、加缓冲器的门电路，抗滋扰性能提高10％电源电压。此外，带缓冲器的门电路还有输出波形对称、互换电压增益大、带宽窄、输入电容比较小等优点。不过，由于附加了缓冲级，也带来了一些缺陷。例如传输延迟韶光加大，因此，带缓冲器的门电路适宜用在高速电路系统中。
背景知识
缓冲寄存器又称缓冲器，它分输入缓冲器和输出缓冲器两种。前者的浸染是将外设送来的数据暂时存放，以便处理器将它取走；后者的浸染是用光降时存放处理器送往外设的数据。有了数控缓冲器，就可以使高速事情的CPU与慢速事情的外设起折衷和缓冲浸染，实现数据传送的同步。由于缓冲器接在数据总线上，故必须具有三态输出功能。
基本事理
在CPU的设计中，一样平常输出线的直流负载能力可以驱动一个TTL负载，而在连接中，CPU的一根地址线或数据线，可能连接多个存储器芯片，但现在的存储器芯片都为MOS电路，紧张是电容负载，直流负载远小于TTL负载。故小型系统中，CPU可与存储器直接相连，在大型系统中就须要加缓冲器。
任何程序或数据要为CPU所利用，必须先放到主存储器（内存）中，即CPU只与主存交流数据，以是主存的速率在很大程度上决定了系统的运行速率。程序在运行期间，在一个较短的韶光间隔内，由程序产生的地址每每集中在存储器的一个很小范围的地址空间内。指令地址本来便是连续分布的，再加上循环程序段和子程序段要多次重复实行，因此对这些地址中的内容的访问就自然的具有韶光集等分布的方向。数据分布的集中方向不如程序这么明显，但对数组的存储和访问以及事情单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问，而对此范围外的地址访问甚少的征象被称为程序访问的局部化（Locality of Reference）性子。由此性子可知，在这个局部范围内被访问的信息凑集随韶光的变革是很缓慢的，如果把在一段韶光内一定地址范围被频繁访问的信息凑集成批地从主存中读到一个能高速存取的小容量存储器中存放起来，供程序在这段韶光内随时采取而减少或不再去访问速率较慢的主存，就可以加快程序的运行速率。这个介于CPU和主存之间的高速小容量存储器就称之为高速缓冲存储器，简称Cache。不丢脸出，程序访问的局部化性子是Cache得以实现的事理根本。同理，布局磁盘高速缓冲存储器（简称磁盘Cache），也将提高系统的整体运行速率。目前CPU一样平常设有一级缓存（L1 Cache）和二级缓存（L2 Cache）。一级缓存是由CPU制造商直接做在CPU内部的，其速率极快，但容量较小，一样平常只有十几K。PⅡ以前的PC一样平常都是将二级缓存做在主板上，并且可以人为升级，其容量从256KB到1MB不等，而PⅡ CPU则采取了全新的封装办法，把CPU内核与二级缓存一起封装在一只金属盒内，并且不可以升级。二级缓存一样平常比一级缓存大一个数量级以上，其余，在目前的CPU中，已经涌现了带有三级缓存的情形。Cache的基本操作有读和写，其衡量指标为命中率，即在有Cache高速缓冲存储器：
上面先容的基本都是常说的内存的方方面面，下面我们来认识一下高速缓冲存储器，即Cache。我们知道，任何程序或数据要为CPU所利用，必须先放到主存储器（内存）中，即CPU只与主存交流数据，以是主存的速率在很大程度上决定了系统的运行速率。程序在运行期间，在一个较短的韶光间隔内，由程序产生的地址每每集中在存储器的一个很小范围的地址空间内。指令地址本来便是连续分布的，再加上循环程序段和子程序段要多次重复实行，因此对这些地址中的内容的访问就自然的具有韶光集等分布的方向。数据分布的集中方向不如程序这么明显，但对数组的存储和访问以及事情单元的选择可以使存储器地址相对地集中。这种对局部范围的存储器地址频繁访问，而对此范围外的地址访问甚少的征象被称为程序访问的局部化（Locality of Reference）性子。由此性子可知，在这个局部范围内被访问的信息凑集随韶光的变革是很缓慢的，如果把在一段韶光内一定地址范围被频繁访问的信息凑集成批地从主的系统中，CPU访问数据时，在Cache中能直接找到的概率，它是Cache的一个主要指标，与Cache的大小、更换算法、程序特性等成分有关。增加Cache后，CPU访问主存的速率是可以预算的，64KB的Cache可以缓冲4MB的主存，且命中率都在90%以上。以主频为100MHz的CPU（时钟周期约为10ns）、20ns的Cache、70ns的RAM、命中率为90%打算，CPU访问主存的周期为：有Cache时，20×0.9+70×0.1=34ns；无Cache时，70×1=70ns。由此可见，加了Cache后，CPU访问主存的速率大大提高了，但有一点需把稳，加Cache只是加快了CPU访问主存的速率，而CPU访问主存只是打算机全体操作的一部分，以是增加Cache对系统整体速率只能提高10~20%旁边。
