DRAM（动态随机存储器）在日常生活中还有一个亲切称呼叫内存条，利用电容储存电荷多少来存储数据，须要定时刷新电路战胜电容泄电问题，读写速 度比SRAM慢，常用于容量大的主存储器，如打算机、智好手机、做事器内存等。
DRAM内部构造
DRAM实物模组
DRAM历史与发展：早期存储器的发展史
1942年，天下上第一台电子数字打算机ATANASOFF-BERRY COMPUTER（ABC）出身，利用再生电容 磁鼓存储器存储数据。
1946年，随机存取存储器（RAM）问世，静电影象管能在真空管内利用静电荷存储大约4000字节数据。
1947年，延迟线存储器被用于改良雷达声波。延迟线存储器是一种可以重刷新的存储器，仅能顺序存取 。同年磁芯存储器出身，这是随机存取存储器（RAM）的早期版本。
1951年，磁带首次被用于打算机上存储数据，在UNIVAC打算机上作为紧张的I/O设备，称为UNIVACO ，这便是商用打算机史上的第一台磁带机。
1956年，天下上第一个硬盘驱动器涌如今了IBM的RAMAC 305打算机中，标志着磁盘存储时期的开始。 该打算机是第一台供应随机存取数据的打算机，同时还利用了磁鼓和磁芯存储器。
1965年，美国物理学家Russell发明了只读式光盘存储器（CD-ROM），1966年提交了专利申请。 1982 年，索尼和飞利浦公司发布了天下上第一部商用CD音频播放器CDP-101，光盘开始遍及。
1966年，DRAM被发明。IBM Thomas J. Watson 研究中央的Robert H. Dennard发明了动态随机存取 存储器（DRAM），并于1968年申请了专利。
1970年，Intel公司推出第一款商用DRAM芯片Intel 1103，彻底颠覆了磁存储技能。DRAM的涌现办理 了磁芯存储器体积弘大，运行速率慢，存储密度低及能耗较高档问题。
DRAM分类
DRAM紧张可以分为DDR（Double Data Rate）系列、LPDDR（Low Power Double Data Rate）系列和GDDR（Graphics Double Data Rate）系列、HBM系列。
DDR是内存模块中使输出增加一倍的技能，是目前主流的内存技能。LPDDR具有低功耗的特性，紧张运用于便携设备。GDDR一样平常会匹配利用高性能显卡共同利用，适用于具有高带宽图形打算的领域。
云打算、大数据的兴起，做事器的数据容量和处理速率在不断提高，推动了DDR技能的升级 迭代，目前市场上主流技能规范为DDR4和LPDDR4，DDR5技能即将进入商用领域。
DRAM未来技能及制程
DRAM从2D架构转向3D架构是未来的紧张趋势之一。3D DRAM是将存储单元（Cell）堆叠至逻辑单元 上方以实现在单位晶圆面积上产出上更多的产量,这里紧张通过改变电容设计实现，从平面电容到深槽电容再到堆叠电容，相较于普通的平面DRAM，3D DRAM可以有效降落 DRAM的单位本钱。
其他发展路径：采取铁电材料的设计电容（ferro capacitor）以延长DRAM位元格储存电荷的韶光延长。 具有改进DRAM的资料保存韶光（retention time），减小刷新的包袱、快速开启或关闭低功耗模式、实 现更低的备用功耗，以及进一步推动DRAM的规模化等优点。利用低泄电流沉积的薄膜晶体管（thin-film transistor），例如氧化铟镓锌，来取代DRAM位元格内的硅基晶体管，以大幅降落储存单元的面积。
DRAM存储单元电路蚀刻剖面演化
DRAM存储单元构造
内存芯片基本单元构造（DRAM Memory Cell Circuit)
WL(X)：字节线(Word Line)，X地址寻址线（Row Address）；
BL(Y)：比特线（Bit Line),Y地址寻址线（Column Address)和数据出入输出线(Data In/Out);
Transistor : 金属氧化物半导体场效应(MOS)晶体管开关;
Capacitor: 电荷储能单元即电容。
备注：内存芯片中每个单元都有以字节线和比特线组合的独立地址。以2016年主流4GB单面8芯片内存条为例，每粒内存芯片有4G个独立地址。
DRAM存储单元电路读写事理
存储单元电路
DRAM芯片事情事理
最早、最大略也是最主要的一款DRAM 芯片是Intel 在1979 年发布的2188，这款芯片是16Kx1 DRAM 18 线DIP 封装。“16K x 1”的部分意思见告我们这款芯片可以存储16384个bit 数据，在同一个期间可以同时进行1bit 的读取或者写入操作。
DRAM2188芯片引脚图
2188内部架构
DRAM2188内部有/RAS(Row Address Strobe：行地址脉冲选通器)引脚掌握的行地址门闩线路（Row Address Latch）和由/CAS(Column Address Strobe：列地址脉冲选通器)引脚掌握的列地址门闩线路（ColumnAddress Latch）。
存储（读取）流程图
1)通过地址总线将行地址传输到地址引脚2)/RAS 引脚被激活，这样行地址被放入到行地址选通电路中3) 行地址解码器（ Row Address Decoder）选择精确的形式然后送到传感放大器（ sense amps）4)/WE 引脚被确定不被激活，以是DRAM 知道它不会进行写入操作5)列地址通过地址总线传输到地址引脚6)/CAS 引脚被激活，这样列地址被放入到列地址选通电路中7)/CAS 引脚同样还具有/OE 引脚的功能，以是这个时候Dout 引脚知道须要向外输出数据。8) /RAS 和/CAS 都不被激活，这样就可以进行下一个周期的数据操作了。实在DRAM 写入的过程和读取过程是基本一样的，以是如果你真的理解了上面的过程就能知道写入过程了，以是这里就不赘述了。（只要把第4 步改为/WE 引脚被激活就可以了）。
DRAM存储单元电路的半导体芯片实现
存储单元单路芯片剖面图
存储电容的蚀刻流程：
以深槽电容器制程为例分为3个阶段；
（1）深槽蚀刻制程 （2）电容介电层及高下基板制程 （3）埋藏式连接带BS的形成
深槽刻蚀制程
介电层高下基板制程
BS形成制程
MOS监工艺简介：
这便是一个 NMOS 的构造简图，一个看起来很大略的三端元器件。详细的制造过程就像搭建积木一样，在一定的地基（衬底）上依据设计一步步“盖”起来，大致要经由以下步骤：
（1）单晶硅切片，研磨，抛光 （2）洗濯后，再成长一层二氧化硅 （3）一次光刻 （4）扩散工艺掺杂 （5）二次光刻 （6）真空镀铝 （7）反刻电极 （8）合金 （9）挑选管芯焊盘，键合引线 （10）中测 （11）封装 （12）终测
MOS管剖面构造图
MOS管立体芯片图
