日前，武汉新芯对外宣告称，基于其三维集成技能平台的三片晶圆堆叠技能研发成功。该一出就有业内人士表示，随着这一技能的打破，武汉新芯3D芯片堆叠技能居于国际前辈、海内领先的水平。
还有业内人士指出，3D芯片堆叠是新的技能，可将存储、逻辑、传感器于一体，能够缩小尺寸且供应性能，是朝摩尔定律的方向迈进了一步。那么问题来了，3D芯片堆叠技能到底是什么？
3D芯片堆叠技能发展进程
上世纪九十年代，BGA封装（球栅阵列封装）替代了外引脚封装，焊料球凸点面阵使封装尺寸减小，输入和输出端口数量增加，功能和性能增加。然而随着封装技能的发展，在平面方向上的封装已经达到了极限。
另一方面，随着CMOS工艺的不断发展，连续等比例缩小的局限加倍明显，系统设计师们开始越来越多地转向芯片封装，而不是连续依赖在单一芯片上集成更多的器件来提高性能。
在传统的集成电路技能中，作为互连层的多层金属位于2D有源电路上方，互连的基本寻衅是全局互连的延迟，特殊随着等比例缩小的持续进行，器件密度不断增加，延迟问题就更为突出。
为了避免这种延迟，同时也为了知足性能、频宽和功耗的哀求，设计职员开拓出在垂直方向年夜将芯片叠层的新技能，也便是三维堆叠封装技能，该技能可以穿过有源电路直接实现高效互连。
其余一些组织和公司也都在积极开拓基于TSV（硅通孔，through silicon via）的3D芯片技能。究其缘故原由，是由于许多芯片厂商都担心将来连续缩减制程尺寸时，所花费的本钱难以承受，乃至不久的将来可能会被迫停滞芯片制程缩减方面的开拓。
随着硅片减薄技能的成功利用，多芯片堆叠封装的厚度险些与过去BGA封装具有相同的厚度（约1.2毫米）。因此，3D芯片堆叠技能在缩小芯片尺寸的同时，还能有效地增强电子产品的功能和性能。
3D芯片堆叠技能简介
与传统的二维芯片把所有的模块放在平面层比较，三维芯片许可多层堆叠，而过TSV用来供应多个晶片垂直方向的通信。个中，TSV是3D芯片堆叠技能的关键。
3D芯片堆叠构造示意图
3D堆叠技能是把不同功能的芯片或构造，通过堆叠技能或过孔互连等微机器加工技能，使其在Z轴方向上形成立体集成、旗子暗记连通及圆片级、芯片级、硅帽封装等封装和可靠性技能为目标的三维立体堆叠加工技能。该技能用于微系统集成，是继片上系统（SOC）、多芯片模块（MCM）之后发展起来的系统级封装的前辈制造技能。
3D芯片技能的种别
从SiP系统级封装的传统意义上来讲，凡是有芯片堆叠的都可以称之为3D，由于在Z轴上有了功能和旗子暗记的延伸，无论此堆叠是位于IC内部还是IC外部。但是，随着技能的发展，3D芯片技能却有了其更新、更独特的含义。
1.基于芯片堆叠式的3D技能
3D IC的初期型态，目前仍广泛运用于SiP领域，是将功能相同的裸芯片从下至上堆在一起，形成3D堆叠，再由两侧的键合线连接，末了以系统级封装(System-in-Package，SiP)的外不雅观呈现。堆叠的办法可为金字塔形、悬臂形、并排堆叠等多种办法，参看下图。
另一种常见的办法是将一颗倒装焊(flip-chip)裸芯片安装在SiP基板上，其余一颗裸芯片以键合的办法安装在其上方，如下图所示，这种3D办理方案在手机中比较常用。
2.基于有源TSV的3D技能
在这种3D集成技能中，至少有一颗裸芯片与另一颗裸芯片叠放在一起，下方的那颗裸芯片是采取TSV技能，通过TSV让上方的裸芯片与下方裸芯片、SiP基板通讯。如下图所示：
下图显示了无源TSV和有源TSV分别对应的2.5D和3D技能。
以上的技能都是指在芯片工艺制作完成后，再进行堆叠形成3D，实在并不能称为真正的3D IC 技能。这些手段基本都是在封装阶段进行，我们可以称之为3D集成、3D封装或者3D SiP技能。
3.基于无源TSV的3D技能
在SiP基板与裸芯片之间放置一个中介层（interposer）硅基板，中介层具备硅通孔（TSV），通过TSV贯串衔接硅基板上方与下方表面的金属层。有人将这种技能称为2.5D，由于作为中介层的硅基板是无源被动元件，TSV硅通孔并没有打在芯片本身上。如下图所示：
4.基于芯片制造的3D技能
目前，基于芯片制造的3D技能紧张运用于3D NAND FLASH上。东芝和三星在 3D NAND 上的开拓性事情带来了两大紧张的 3D NAND 技能。
东芝开拓了 Bit Cost Scalable(BiCS)的工艺。BiCS 工艺采取了一种先栅极方法(gate-first approach)，这是通过交替沉积氧化物(SiO)层和多晶硅(pSi)层实现的。然后在这个层堆叠中形成一个通道孔，并添补氧化物-氮化物-氧化物(ONO)和 pSi。然后沉积光刻胶，通过一个连续的蚀刻流程，光刻胶修整并蚀刻出一个阶梯，形成互连。末了再蚀刻出一个槽并添补氧化物。如下图所示：
三星则开拓了 Terabit Cell Array Transistor (TCAT)工艺。TCAT 是一种后栅极方法( gate-last approach)，其沉积的是交替的氧化物和氮化物层。然后形成一个穿过这些层的通道并添补 ONO 和 pSi。然后与 BiCS 工艺类似形成阶梯。末了，蚀刻一个穿过这些层的槽并去除个中的氮化物，然后沉积氧化铝(AlO)、氮化钛(TiN)和钨(W)又对其进行回蚀(etch back)，末了用坞添补这个槽。如下图所示：
3D NAND目前已经能做到64层乃至更高，其产量正在超越 2D NAND，而且随着层数的进一步扩展，3D NAND还能连续将摩尔定律很好地延续。
TSV——层间互连技能
上文提到，在3D芯片堆叠技能当中，TSV是其关键，那TSV到底又是什么呢？
TSV（through silicon via），中文为硅通孔。TSV通过再芯片与芯片之间、晶圆与晶圆之间制作垂直导通，实现芯片之间互连，能够使三维方向堆叠的密度最大，形状尺寸最小，并且大大改进芯片速率和降落功耗。
采取TSV技能堆叠的器件
TSV与目前运用于多层互连的通孔有所不同。一方面，TSV通孔的直径常日仅为1-100Lm（光通量的物理单位），深度10-400Lm，为集成电路或其他多功能器件高密度稠浊集成供应可能；另一方面，它们不仅须要穿透组成叠层电路的各种材料，还须要穿透很厚的硅衬底，因此对通孔的刻蚀机技能具有较高的哀求。
3D TSV互连观点模型
上图是一个3D TSV互连的观点模型，TSV是利用垂直硅通孔完成芯片互连的方法，由于连接间隔更短、强度更高，它能实现更薄更小而性能更好、密度更高、尺寸和重量明显减小的封装。同时还能用于异种芯片之间的互连。
根据通孔制作的韶光不同，3D TSV通孔集成办法可以分为四类：
1.先通孔工艺，即在CMOS制程之前完成硅通孔制作。先通孔工艺中的盲孔需电镀绝缘层并添补导电材料，通过硅晶圆减薄，使盲孔开口形成与背面的连接。
2.中通孔工艺，即在CMOS制程和后段制程（BEOL）之间制作通孔。
3.后通孔工艺，即在BEOL完成之后再制作通孔，由于前辈行芯片减薄，通孔制成后即可与电路相连。
4.键合后通工艺，即在硅片减薄、划片之后再制作TSV。
圆片上通孔制造是TSV技能的核心，目前，钻蚀TSV技能紧张有两种，一种是干法刻蚀或称博世刻蚀，另一种是激光刻蚀。博世工艺为MEMS工艺而开拓，快速地在去除硅的SF6等离子刻蚀和实现侧壁钝化的C4F8等离子沉积步骤之间循环切换。下图为南京电子器件所（NEDI）利用博世工艺制作的TSV硅通孔。
NEDI研制的3D TSV通孔
激光技能作为一种不需掩膜的工艺，避免了光刻胶涂布、布刻曝光、显影和去胶等工艺步骤，三星在存储器叠层中采取了这一技能。激光加工系统供应商Xsil公司（爱尔兰）为TSV带来了另一种办理方案，Xsil称激光钻孔工艺首先运用到低密度闪存及CMOS传感器中，随着工艺及生产能力的提高，将会运用到DRAM中。
TSV被许多半导体厂和研究机构认为是最有出息的封装方法，天下上50%以上的厂商都参与3D TSV互连干系方面的研究。个中，以三星，SK海力士等为首的企业在积极推广可将3D TSV的操持。此外，英特尔、台积电、格芯、高通、安森美、惠普、IBM、联电、纽约州立大学等都有在研究3D芯片堆叠技能。
3D芯片堆叠技能运用及行业影响
如今，3D芯片堆叠技能在一些设备中已经有总领性的浸染。从第一代开始，Apple Watch便是由最前辈的3D堆叠式芯片封装之一驱动。在该智好手表中，30种不同的芯片密封在一个塑料包层里面。为了节省空间，存储芯片堆叠在逻辑电路上面。如果没有采取芯片堆叠技能，该腕表的设计就无法做到如此紧凑。
英伟达硬件工程高等副总裁布莱恩·凯莱赫表示，公司针对AI打造的Volta微处理器的运作也利用了3D堆叠技能。通过直接在GPU上面堆叠八层的高频宽存储器，这些芯片在处理效率上创造了新的记录。“我们在电力上是受限的，我们能够从存储系统腾出的任何电力，都可以用在打算上。”凯莱赫如是说。
芯片堆叠也带来了一些全新的功能。有的手机摄像头将图像传感器直接叠加在处理图像的芯片上面，额外的速率意味着它们能够对照片进行多次曝光，并将其领悟在一起，在阴暗的场景里捕捉到更多的光芒。
由此可见，3D芯片堆叠技能的运用市场非常大，一旦全面投入市场，将极大的提升打算机芯片性能。可以说，3D芯片堆叠技能是一个趋势和一定，日后会越来越普通。
结语：
半导体业晶圆制程即将达到瓶颈，也就代表摩尔定律可能将失落效。在晶圆制程无法连续微缩下，封测业将暂时以系统级封装等技能将芯片做有效整合，提高芯片制造利润，挑起超越摩尔定律的角色。
中国台湾半导体协会理事长卢轶群指出，未来半导体将要做3D垂直堆叠，环球半导体家当未来会朝向类摩尔定律发展。封测业人士指出，目前不论是在逻辑芯片上抑或是NAND Flash上，都须要3D堆叠技能，才能让芯片效益发挥最大化，也才能达到轻薄短小的程度。从这一点上看，武汉新芯基于其三维集成技能平台的三片晶圆堆叠技能研发成功，确实代表了芯片未来方向。
