出品 | 雷锋网家当组
五月初，IBM宣告2nm工艺制程取得重大技能打破引发一番热议，提醒业界5nm处理器已经大规模市场化，芯片巨子们也已进入下一轮制程竞赛：三星表露其即将推出的3nm工艺将基于下一代晶体管类型全栅极（GAA）FET，台积电也操持将FinFET扩展到3nm，然后到2024年旁边迁移到2nm的纳米片FET。
一贯以来，芯片巨子都将前辈制程作为竞争的目标，一方面是将摩尔定律奉为圭表标准，力争做到功耗、性能和面积（PPA）的平衡，另一方面随着节点命名规则的稠浊，前辈制程逐渐演化为厂商的营销策略。但更前辈的制程长期以来代表着技能的领先性，以及更高的性能和更低的功耗，因此格外受到外界关注。
事实上，前辈制程对芯片巨子而言固然主要，但并非唯一主要的评判标准，正如IBM 2nm间隔真正量产还需大约两年韶光，与前辈制程的研发同等主要的，还有芯片良率。
1%的良率意味1.5亿美元净利润，芯片顺利量产的必经之路
一样平常而言，新节点出身的完全过程，须要经由前期研发和后期工厂验证，在风险试产的过程中逐渐提升良率，达到一定标准后才能正式量产，进入市场。
“常日而言良率要达到85%以上才能顺利量产，低良率不仅意味着亏损，也代表劣质低效，即便是终极被运用了，也可能涌现非常，会给利用者带来不好的体验，以是良率是一个非常严明的问题。”聚焦晶圆制造良率问题的中国企业众壹云的创始人之一、计策咨询专家李海俊见告雷锋网。
不过，85%的良率并不是一个标准的参考线。半导体行业资深人士陈一（化名）向雷锋表示，工厂一样平常有大致达标的良率供参考，对付一定达到什么数值才能算真正进入量产，每个公司认定标准不同，除了良率，还要看良率的同等性。
专注帮助芯片设计公司以及晶圆制造厂改进良率的普迪飞半导体公司资深技能总监王健也向雷锋网表示，不同的公司、不同的产品与设计不尽相同，没有放之四海而皆准的统一标准。“一样平常而言，手机等消费级产品量大，良率更高，汽车、航空等芯片产品其类制造流程中会做一些特定的改进，繁芜的制造流程加上更加严格的指标和哀求，导致其终极良率会比消费类低，售价也相应高一些。”王健补充到。
须要把稳的是，虽然较低的芯片良率有可能会影响到终极的成品情形，但芯片良率与产品合格率有所差异。“芯片制造过程中会引入各种各样的不愿定成分，流程毛病、环境中的颗粒物、工艺的颠簸，最终生产出来的产品会有一些不愿定性，终极的产品不知足这些指标就没办法正常交付，正常产品的占比便是良率。”王健说。
陈一对产品合格率加以阐明，“我所理解的产品合格率，是一个质量观点，即卖出去的良品失落效的比例，这是对封装工厂的主要考察指标，紧张取决于工厂的技能和管理水平。”
也便是说，如果按芯片制造流程来分，芯片设计和制造决定良率，封装测试决定产品终极的合格率。雷锋网理解到，芯片总良率是wafer良率、Die良率和封测良率的总乘积，影响芯片良率的成分繁芜多样，一样平常而言设计越繁芜、工艺步骤越多、制程偏移率越大，芯片良率越低，此外，环境污染也会对良率造成一定的影响。
对付芯片企业来说，芯片良率直接反应了所投放的芯片里可出售比例，因此也直接影响芯片制造本钱。“从评估全体本钱的角度来讲，良率是一个非常主要的指标，直接来说，良率直接影响到终极的实际本钱，良率越高，终极实际分摊到每一颗正常芯片上的本钱就越低。”王健说。
良率对芯片本钱的影响，图片源自伯克利大学论文
此前半导体材料厂商Entegris（应特格）实行副总裁及首席运营官Todd Edlund曾在接管媒体采访时表示，对付3D NAND晶圆厂而言，1%的良率提高可能意味着每年1.1亿美元的净利润；而对付尖真个逻辑晶圆厂而言，1%的良率提升意味着1.5亿美元的净利润。
比研发前辈制程更实际有效，摩尔定律的另一种延续
之以是说提升芯片良率与制程开拓同等主要，除了提升良率是芯片从实验室阶段到量产的必经之路以及芯片良率与整体本钱密切干系之外，从经济角度上讲，提升芯片良率可以视为摩尔定律的另一种延续。
摩尔定律最早由英特尔创始人之一戈登摩尔在1965年提出，集成电路上可容纳的晶体管的数目每隔两年便会增加一倍。之后在浩瀚专业人士的群策群力下得以延伸，两年缩短为18个月，晶体管数目的增加一倍也意味着微处理器性能提升一倍或价格低落一半。虽然一贯以来被业界奉为圭表标准，但追根到底，摩尔定律并非自然科学定律，而是摩尔的履历之谈，是集成电路领域的经济定律。
“摩尔定律具有高度抽象性，包含一些经济本钱方面的考虑，全体业界不同的阶段也都会去做一些本钱的核算和掌握，每个细分环节和领域都会有类似的评估以及一些辅导性事情。”王健说。
正在推动摩尔定律向前发展的，实际上是用更低的本钱做出更好的产品。摩尔定律发展至今，无论是技能上还是成本上都已经举步维艰，IBS的数据显示，开拓3nm芯片设计本钱高达5.9亿美元，5nm器件的本钱达4.16亿美元。因此衍生出超越摩尔定律（More than Moore），不再只局限于晶体管微缩，更优化的电路设计、系统算法以及异构集成都被纳入个中。按照这一逻辑，在非最前辈制程上进一步提升芯片良率也可以被视为摩尔定律的延伸。
2005年，ITRS首次引入“More than Moore”（MtM）和“More Moore”（MM），图片源自IEEEE IRDS社区
王健见告雷锋网，传统上业界习惯用PPA的办法去评估芯片设计上做出的一些决定，但大概在近20年旁边的韶光里，大家开始创造PPA无法非常全面地衡量芯片设计上一些决定以及终极对产品的影响，随之加入了一些其他标准，包括本钱（C）、产品导入市场的韶光（T），以及产品的可靠性（R），这些标准与良率直接干系。
值得把稳的是，将其视为摩尔定律延伸的条件是：芯片良率多少并不直接决定晶圆厂是否进入到下一代工艺的研发。“新工艺的开拓不是建立在前一工艺良率稳定的根本上，研发团队一贯在寻衅制程极限，”陈一说到。这也便是为什么芯片大厂在公布技能路线图时，每每涌现同时研发多个工艺节点的情形。
如果进一步比较提升芯片良率与研发下一代制程哪一种路径性价比更高，李海俊认为前者更加实际有效，“除了手机电脑芯片，大部分智能运用处景所需的芯片可能连28nm的工艺都用不到，从性价比看根本不须要5nm以下的芯片，也就不须要花费动辄上亿美金开拓前辈制程，还有可能花了很多钱之后，做出来的概率依然很低，这是一个听起来让人绝望的怪路径，以是提高芯片良率更为实际有效，目前大部分学者也赞许这一方向，认为其符合内循环的政策勾引。”
既然研发前辈制程从经济上讲怪路径，为何芯片巨子们还在咬牙坚持，李海俊进一步阐明，“站在家当链发展和国家利益来说，前辈制程研发的步伐一刻不能停，半导体是赢家通吃的局势，掉队只有去世路一条。这事关市场和地位争夺、国家安全和民平生安，虽然是充满寻衅的怪路径，但催人振奋。”
一场芯片厂商终生的自我较劲
如果将前辈制程的研发视为芯片巨子们之间的竞争，那么提高芯片良率则可以视为芯片厂商的自我竞赛，一方面是由于良率作为芯片厂商的最高机密数据十分敏感，不会像公布工艺节点那样公布自家真实良率情形，另一方面是影响良率的成分浩瀚，很难有一个准确的数值与竞争对手进行比较，而芯片厂商始终致力于能够在短韶光内就向客户交付安全正常的芯片，提升良率须要争分夺秒。
“对芯片设计公司而言，如何更加高效地提升产品良率，如何把履历传承到下一代产品设计中去是须要思考的问题，对付芯片制造公司而言，如何更快地完成工艺研发使得能够更早地引入客户，以及如何帮助客户更快地提升良率是须要思考的问题，”王健见告雷锋网。
随着半导体行业逐渐发生变革，尤其是从IDM向Fabless、Foundry等经营模式延伸，业界提升芯片良率所面临的难题及方法都在相应地发生改变。
“芯片的良率取决于两个成分，一是产品对工艺的需求和工艺能够知足两者之间的匹配度，而是产品工程师和产线工艺工程师的沟通是否到位。”陈一说到。
也便是说，作为芯片公司的自我较劲，芯片良率须要芯片设计公司和芯片制造公司的紧密合营和有效沟通才能得以终极保障。这一沟通与合营在IDM时期实现更随意马虎，在Fabless、Foundry盛行的本日却面临一些难题。
“很主要的一个问题是随着全体工艺集成越来越繁芜之后，终极产品良率会受到设计和工艺的交互影响，如果纯挚从制造真个角度或办法来剖析良率，很难完备剖析全体良率当前所碰着的问题根源。”王健表示。
尤其是在工艺研发阶段，芯片公司无法穷尽所有版图图形组合做完全的评估，而在设计公司提交的设计中，某些特定的图形组合将触发特定的问题，这须要用借用第三方大数据平台剖析。
也正因如此，在半导体家当近10年至20年的发展过程中，逐渐出身了类似普迪飞、众壹云等帮助芯片设计公司和芯片制造公司更加高效互助以提升芯片良率的公司，作为家当链中一个新环节涌现，为半导体公司供应大数据剖析平台，或供应面向毛病和良率管理的套件组合。
在帮助芯片厂商改进良率的过程中，这一“新环节”上的公司前期紧张关注全体良率的评估，将良率水平的差距分解到详细的工艺或设计上，同设计厂或制造厂共同互助在短韶光内改进良率，当良率达到空想水平后，便将把稳力更多地放在坚持量产监控以及预防上。
提升良率，作为芯片厂商的一场自我较劲，虽然很难以详细的数值占最近评估其主要性，但它贯穿家当链的高下游，贯穿一颗芯片的生命周期，业界普遍将其视为芯片制造的终极寻衅，是芯片厂商自始至终都须要面临的问题。
“芯片良率问题，直接对应的是工艺、设备、材料的问题，在这之后是管理的问题、商业模式的问题，人才的问题、开放式创新的问题。”李海俊说到。
